硬布线控制器.docVIP

常规型硬布线控制器的设计与调试C1微操作控制信号C1微操作控制信号结果反馈信息CnSKIPTJ····· 硬布线控制器 （组合逻辑网络）ispLSI1032E-70LJ84指令译码模块节拍电位/节拍脉冲发生器指令寄存器W1W4T1T1启动停止时钟复位B1Bn硬布线控制器结构方框图科 目：计算机组成原理指导教师：实 验 人：实验时间：实验背景硬布线控制器是早期设计计算机的一种方法。这种方法是把控制部件看作为产生专门固定时序控制信号的逻辑电路，二次逻辑电路以示用最少元件和取得最高操作速度为设计目标。一旦控制部件构成后，除非重新设计和物理上对它重新布线，否则要想增加新的控制功能是不可能的。硬布线控制器是计算机中最复杂的逻辑部件之一，由于其结构上的缺陷使得对它进行设计和调试非常复杂且代价很大。正因为如此，硬布线控制器被微程序控制器所取代。但是随着新一代机器及VLSI技术的发展，硬布线逻辑设计思想又得到了重视。设计要求针对TEC-4实验台利用ispLSI1032芯片设计一个硬布线控制器，本控制器可以执行五条控制台指令：PR,KRD,KWE,KLD,KRR以及九条机器指令:ADD,SUB,MUL,AND,STA,LDA,JMP,JC,STP。 实验目的 融会贯通计算机组成原理课程和计算机系统结构课程的内容，通过知识的综合运用，加深对计算机系统各模块的工作原理及相互联系的认识，特别是对硬联线控制器的认识。 学习运用ISP技术进行设计和调试的基本步骤和方法，熟悉集成开发软件中设计，模拟调试工具的使用，体会ISP技术相对于传统开发技术的优点。 培养科学研究的独立工作能力，取得工程设计与组装调试的实践经验。 实验设备TEC-4计算机组成原理实验系统一台双踪示波器一台逻辑测试笔一只ispLSI1032芯片一个Lattice公司的IspExpert软件实验准备时序信号发生器:由晶体振荡器产生MF信号（频率1MHz），同时产生T1,T2,T3,T4，W1,W2,W3,W4时序信号，关系如下图。其中W1,W2,W3,W4用于硬布线控制器的节拍信号实验台上自选器件实验区提供有IspLSI1032芯片及下载插座，可以从PC机上编程下载DB,DP,DZ：DP＝1时，计算机处于单拍工作方式，按一次QD发送一组时序信号T1,T2,T3,T4；DB＝1时，计算机处于单步方式，按一次QD发送一组W1,W2,W3,W4时序脉冲，同时如果执行过程当中遇到TJ指令，将停在当前节拍脉冲的T4时刻。SKIP信号：当SKIP＝1时，信号由当前节拍直接跳到W4节拍微操作控制信号总结如下:控制信号信号作用信号有效条件C在加法运算和减法运算时产生的进位信号T4上升沿ALU_BUS允许运算结果送往数据总线1LDDR1M1=0时DR1接收寄存器堆A端口数据T3下降沿M1=1时DR1接收数据总线DBUS数据LDDR2M2=0时DR2接收寄存器堆B端口数据T3下降沿M2=1时DR2接收数据总线DBUS数据WRD控制双端口寄存器堆RF的写操作1且T2上升沿RS_BUS#控制RF的B端口数据是否能送DBUS上0LDER将DBUS上的数据打入暂存寄存器ER1且T4上升沿SW_BUS#将SW7-SW0数据送往DBUS0CEL#选中双端口存储器RAM左端口0LRW允许RAM左端口读操作1且T3上升沿允许RAM左端口写操作0且T3上升沿CERRAM右端口读出数据并放到指令总线INS上1禁止右端口操作0LDAR1将DBUS数据打入地址寄存器AR11且T4上升沿AR1_INCAR1的值加11且T4上升沿LDAR2M3=0时AR2的数据从程序计数器PC打入1且T2下降沿M3=1时AR2的数据从DBUS打入LDR4M4=1时R4的数据从DBUS打入1且T2下降沿M4=0时R4的数据从IR0-IR3打入PC_ADDALU2完成PC和IR低4位相加即PC+D1PC_INCPC+11LDPC程序计数器PC接收来自DBUS的地址1且T4上升沿LDIR将来自RAM的指令打入指令寄存器IR1且T4上升沿S2,S1,S0选择运算器ALU的运算类型1数据通路图：设计说明书 设计步骤分别画出控制台指令及机器指令流程图。 根据流程图作出微操作控制信号的译码与时序分布表，然后用逻辑表达式表示出每个信号。由逻辑表达式写出ABEL语言源代码。 对程序进行编译，下载到芯片。连线，调试。测试。 具体设计思路根据要求，列出所需的控制台指令和机器指令控制台指令名称指令功能指令格式SWCSWBSWAKRR读寄存器堆方式100KRD读双端口存储器方式001KWE写双端口存储器方式010KLD加载寄存器堆方式011PR启动程序方式000机器指令名称助记符指令功能指令格式R7R6R5R4R3R2R1R0加 法ADD Rd,Rs