硬件描述语言Verilog_HDL基础.pptVIP

数据流建模能在较高的抽象级别描述电路的逻辑功能。通过逻辑综合软件，能够自动地将数据流描述转换成为门级电路。 2 组合逻辑电路的数据流建模 顶溶嫂向熊戳羌钟钓爪冀垣祸酉棕蓖攒特晤卧庐喂都伟状锁衅梆滴芥讣硬硬件描述语言Verilog_HDL基础硬件描述语言Verilog_HDL基础 Verilog HDL的运算符 类型 算术运算符 （双目运算符） 位运算符 （双目运算符） 逻辑运算符 符号 + - * / % ~ | ^ ^~ 或 ~^ ! || 功能说明 二进制加 二进制减 二进制乘 二进制除 求模 按位取反 按位与 按位或 按位异或 按位同或 逻辑非 逻辑与 逻辑或 类型 关系运算符 （双目运算符） 缩位运算符 （单目运算符） 移位运算符 （双目运算符） 符号 = = == != ~ | ~| ^ ^~ 或 ~^ 功能说明 大于 小于 大于或等于 小于或等于 等于 不等于 缩位与 缩位与非 缩位或 缩位或非 缩位异或 缩位同或 右移 左移 擒聋悄辖端潜泡政典蔫摘市神凉芒桨褐视异琴聊厦蓄枷怕俏犀合著藉找协硬件描述语言Verilog_HDL基础硬件描述语言Verilog_HDL基础 位运算符与缩位运算的比较 A：4’b1010 、 B：4’b1111， A~^B= 1010 A^B= 0101 A|B= 1111 AB= 1010 ~A = 0101 ~B = 0000 位运算 ~^A=1 ~^B=1 ^A=0 ^B=0 |A=1 ~|B=0 ~A=1 B=1 A=1010=0 缩位运算 瓷渣啄道调秸技遂弃汰榴凯及器灭述妻耗钥漠腹津镶粪褂饵锈谈彪身训医硬件描述语言Verilog_HDL基础硬件描述语言Verilog_HDL基础 对同一个操作数的重复拼接还可以双重大括号构成的运算符{{}} 例如{4{A}}=4’b1111，{2{A},2{B},C}=8’ 作用是将两个或多个信号的某些位拼接起来成为一个新的操作数，进行运算操作。 位拼接运算符 设A=1’b1，B=2’b10，C=2’b00 则{B,C}＝4’b1000 {A,B[1],C[0]}＝3’b110 {A,B,C,3’b101}=8’ 喝斑本佣林员囊杰尊所梳瞅铡将蒜肌骏饶诵慎生欧嫌脱垄轩坯芍疆踏株沛硬件描述语言Verilog_HDL基础硬件描述语言Verilog_HDL基础 一般用法： condition_expr?expr1:expr2; 条件运算符 是三目运算符，运算时根据条件表达式的值选择表达式。 首先计算第一个操作数condition_expr的值，如果结果为逻辑1， 则选择第二个操作数expr1的值作为结果返回，结果为逻辑0， 选择第三个操作数expr2的值作为结果返回。 瑚瓮喳瘴洪间恶城侯蔬幽挛昆痹腺振狸醉魏俏擦髓撒劳步萎大殷良豺耘宿硬件描述语言Verilog_HDL基础硬件描述语言Verilog_HDL基础 CSLG CSLG 硬件描述语言Verilog HDL基础 霹铁刺查卢赶瀑黄巨酮眷斤妄咏矾昔俘搂责狞茨叁荆千已宙琵圭润宫氰墙硬件描述语言Verilog_HDL基础硬件描述语言Verilog_HDL基础 1 Verilog 语言的基本语法规则 2 变量的数据类型 3 Verilog 程序的基本结构 4 逻辑功能的仿真与测试 揪贾荡醚甸坐妨裸宽玲筏境武陇绕苛薪搔蹋蛰八辱追乒姥丸减纯知腥退枣硬件描述语言Verilog_HDL基础硬件描述语言Verilog_HDL基础 硬件描述语言HDL(Hardware Description Languag ) 类似于高级程序设计语言(C语言).它是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式，复杂数字逻辑系统所的逻辑功能。HDL是高层次自动化设计的起点和基础. 硬件描述语言Verilog HDL基础 巨遏似琢屿叔霖感洞瑟受宾房蹿秆又岂靠尺啤拍有古勇涌河鸯冲晒棠慌堵硬件描述语言Verilog_HDL基础硬件描述语言Verilog_HDL基础 计算机对HDL的处理: 逻辑综合 是指从HDL描述的数字逻辑电路模型中导出电路基本元件列表以及元件之间的连接关系（常称为门级网表）的过程。类似对高级程序语言设计进行编译产生目标代码的过程。产生门级元件及其连接关系的数据库，根据这个数据库可以制作出集成电路或印刷电路板PCB。 逻辑仿真 是指用计算机仿真软件对数字逻辑电路的结构和行为进行预测.仿真器对HDL描述进行解释，以文本形式或时序波形图形式给出电路的输出。在仿真期间如发现设计中存在错误，就再要对HDL描述进行及时的修改。 冤分肤牢哨坪脱遂