JTAGrep.docVIP

Midterm Report Due day: 11/30/2005 Student name: SU-JEN LU(陆述人) Student ID: 窗体顶端 010029431798 窗体底端 OPEN-JTAG ARM JTAG 测试原理 1 前言 本篇报告主要介绍ARM JTAG测试的基本原理。基本的内容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介绍，在此基础上，结合ARM7TDMI详细介绍了的JTAG测试原理。 2 IEEE Standard 1149.1 - Test Access Port and Boundary-Scan Architecture 从IEEE的JTAG测试标准开始，JTAG是JOINT TEST ACTION GROUP的简称。IEEE 1149.1标准最初是由JTAG这个组织提出，最终由IEEE批准并且标准化，所以，IEEE 1149.1这个标准一般也俗称JTAG测试标准。 接下来介绍TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的基本架构。 2-1 边界扫描 在JTAG测试当中，边界扫描（Boundary-Scan）是一个很重要的概念，边界扫描技术的基本思想，是在靠近芯片的输入输出接脚上增加一个移位缓存器单元，因为这些移位缓存器单元都分布在芯片的边界上（周围），所以被称为边界扫描缓存器（Boundary-Scan Register Cell），当芯片处于测试状态的时候，这些边界扫描缓存器可以将芯片和外围的输入输出隔离开来。透过这些边界扫描缓存器单元，可以实现对芯片输入输出信号的观察和控制。对于芯片的输入接脚，可以透过与之相连的边界扫描缓存器单元把信号（数据）加载到该接脚中去；对于芯片的输出接脚，也可以透过与之相连的边界扫描缓存器“补捉”（CAPTURE）该接脚输出信号。在正常的运行状态下，这些边界扫描缓存器对芯片来说是透通的，所以正常的运行不会受到任何影响。这样，边界扫描缓存器提供便捷方式用以观测和控制所需要测试的芯片。另外，芯片输入输出接脚上的边界扫描（移位元）缓存器单元可以相互连接起来，在芯片的周围形成一个边界扫描链（Boundary-Scan Chain）。一般的芯片都会提供几条独立的边界扫描链，用来实现完整的测试功能。边界扫描链可以串行的输入和输出，透过相对应的时钟信号和控制信号，就可以方便的观察和控制处在测试状态下的芯片。 利用边界扫描链可以实现对芯片的输入输出进行观察和控制；管理和使用这些边界扫描链主要是透过TAP （Test Access Port）Controller来完成的，再来就讨论TAP是如何工作的。 2-2 TAP （TEST ACCESS PORT） 在上一节，已经简单介绍了边界扫描链，而且也了解了一般的芯片都会提供几条边界扫描链，用来实现完整的测试功能，接下来逐步介绍如何实现扫描链的控制和存取。 在IEEE 1149.1标准里面，缓存器被分为两大类：数据缓存器(DR－Data Register)和指令缓存器(IR－Instruction Register)，边界扫描链属于数据缓存器中很重要的一种，边界扫描链用来实现对芯片输入输出的观察和控制，而指令缓存器用来实现对数据缓存器的控制，例如：在芯片提供的所有边界扫描链中，选择一条指定的边界扫描链作为目前的目标扫描链，并作为存取对象，下面，让我们从TAP(Test Access Port)开始。 TAP是一个通用的埠，透过TAP可以存取芯片提供的所有数据缓存器（DR）和指令缓存器（IR）。对整个TAP的控制是透过TAP Controller来完成的。TAP总共包括5个信号接口TCK、TMS、TDI、TDO和TRST ：其中4个是输入信号接口和另外1个是输出信号接口，我们一般见到的公板上都有一个JTAG接口，该JTAG接口的主要信号接口就是这5个，以下介绍这个5个接口信号及其作用。 Test Clock Input (TCK) TCK为TAP的操作提供了一个独立的、基本的时钟信号。TAP的所有操作都是透过这个时钟信号来驱动的。TCK在IEEE 1149.1标准里是强制要求的。 Test Mode Selection Input (TMS) TMS信号用来控制TAP状态机的转换。透过TMS信号，可以控制TAP在不同的状态间相互转换。TMS信号在TCK的上升缘有效。TMS在IEEE 1149.1标准里是强制要求的。 Test Data Input (TDI) TDI是数据输入的接口。所有输入到特定缓存器的数据都是透过TDI接口一位一位串行输入的（由TCK驱