- 1、本文档共13页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
义守大学-材料科学与工程学系
義守大學 材系碩士碩士論文撰寫內容及格式
一?封面格式及顏色要求:
1. 平裝(紙,加亮膜,顏色偏米色系,色彩代號:1618)
精裝(黑色,色彩代號:3691)
封面格式:
論文格式之書背格式及封面格式
(1)書背格式 (2)封面格式
二?主要內容包括:
1. 題目(中英文)(如附件二)
2.論文口試委員審定書
3.
4. 摘要(中英文)
5. 誌謝
6. 目錄
7. 表、圖目錄
8. 研究背景與動機
9. 研究架構、方法或進行步驟
10. 材料性質與來源
11. 結果與討論
12. 結論
13. 重要文獻或參考資料
14. 作者簡介
三?撰寫格式(建議使用中文Word以上軟體)
1. 邊界:上下3.2公分,左3.2公分,右2.54公分(請看附件一)
2. 字體及大小:(請看附件二之範例)
題目 (中文:粗標楷體、28號, 英文:Time New Roman Bold、26 size)
標題 (中文:粗標楷體、18號)
摘要 (中文:標楷體、14號, 英文:Time New Roman Bold、12 size)
主文 (中文:標楷體、13號)行距為1.5倍行高、字距為標準字距中文:粗標楷體、18號中文:粗標楷體、1號中文:粗標楷體、1號參考文獻:(請看附件三)“期刊名”, 2014年,第15頁。
《附表一》
論文內頁
《附件二》
義守大學材料科學與工程學系
碩士論文完稿格式範例
義守大學
材料科學與工程學系
碩士論文
研 究 生XXX
指導教授:XXX中華民國年月
研究生: Student:
指導教授: Advisor:
義守大學
材料科學與工程學系
碩士論文
A Thesis
Submitted to Department of Materials Science Engineering
I-Shou University
in Partial Fulfillment of the Requirements
for the Master degree
in
Materials Science Engineering
July , 20Kaohsiung, Taiwan, Republic of China
中華民國年月
義 守 大 學
材料科學與工程學系碩士班
論文口試委員會審定書
本校 材料科學與工程學系 碩士班 XXXX 君
所提論文 中文題目全名
合於碩士資格水準,業經本委員會評審認可
口試委員:
指導教授:
系 主 任 :
中華民國年月日
摘要
傳統的積體電路晶片(VLSI Chip)以下簡稱晶片(Chip)的構裝基本上被限於晶片下基板面積的15~18%,如圖一SOJ平面圖所示。近年來雖然一直走向高密度比,晶片的可使用面積在傳統構裝上仍然被密集於其有限面積的瓶頸內。
背景:
內架上晶(Lead-On-Chip,LOC)的新構裝技術的引進終於突破了傳統的限制。以16M的LOC或所謂的42L的引線架構裝為例,如圖二所示(注意圖一尺寸用英吋,而圖二尺寸用公釐),晶片面積對積體電路面積的比率提升為38~40%或兩倍以上。除了可用面積的增加以外,:LOC尚有以下優點:
●更緊密的防濕保證
●更短距鋁導站
內架上晶(LOC)雖然有以上優點而且已經成為晶片構裝主流,其技術上困難也相當多。尤其以臺灣目前的情況來看,LOC的技術及材料大部份掌控在日本的手上,使臺灣的廠商很難在這個新的技術上有所發展,尤其是需用的材料會成本高昂,使業者失去發展的意願。LOC的缺點不是沒有,例如:
●晶片和內架的黏著技術困難,其中的know-hows控制在日本人手上。
●內架的長度比傳統的長,自然L(Inductance),C(Capacitance),R(Resistance)的電性就比較差。
誌謝
XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX…………。
(請自行詳述)
目錄
中文摘要…………………………………………………………………………..I
英文摘要………………………………………………………………………….Ⅲ
誌謝………………………………………………………………………...……IⅤ
文档评论(0)