基于FPGA数字式频率计设计.doc

  1. 1、本文档共36页,其中可免费阅读11页,需付费100金币后方可阅读剩余内容。
  2. 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
  3. 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  4. 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
电 子 科 技 大 学 实 验 报 告 实验科目: XX电子技术综合实验 指导教师: XXXX 实验地点: XXXX 学生姓名: XXXX 学 号: XXXX 基于FPGA数字式频率计设计 摘 要 本文介绍了频率计的基本原理和相应的测量方案,数字频率计由放大整形电路、闸门选择电路、分频器电路、门控电路、十进制计数器电路、锁存器电路和扫描显示控制译码系统组成。通过放大整形电路被测信号变成脉冲信号,而闸门选择电路产生不同开通时间T,由分频器电路提供时基信号,作为时间基准。门控电路产生闸门开通、计数器清零和锁存器的锁存信号,计数器将被

文档评论(0)

共享文档 + 关注
实名认证
内容提供者

二级建造师持证人

该用户很懒,什么也没介绍

领域认证该用户于2023年10月07日上传了二级建造师

1亿VIP精品文档

相关文档