教学要求.pptVIP

教学要求 理解常用中规模集成编码器、译码器电路的结构及应用。 掌握编码器、译码器的逻辑功能，设计方法。 重点、难点： 编码器、译码器的逻辑功能。 中规模集成编码器、译码器电路的结构及应用。 作业：P173 4.1.1 4.2.1 4.2.3 教学要求 理解常用中规模集成数据选择器、数据分配器、数值比较器电路的结构及应用。 掌握数据选择器、数据分配器、数值比较器的逻辑功能，设计方法。 重点、难点： 数据选择器、数据分配器、数值比较器的逻辑功能。 中规模集成数据选择器、数据分配器、数值比较器电路的结构及应用。 作业：P176 4.3.6 4.4.4 教学要求 理解串行加法器和并行加法器的工作原理。 掌握半加器和全加器的逻辑功能和电路组成。 重点、难点： 半加器和全加器的逻辑功能。 串行加法器和并行加法器电路的特点。 作业：P176 4.5.1 用n位输入的数据选择器，可以产生任何一种输入变量数不大于n+1的组合逻辑函数。 设计时可以采用函数式比较法。控制端作为输入端，数据输入端可以综合为一个输入端。 4.2.3 数据分配器 由地址码决定将输入数据Ｄ送给哪１路输出。 真值表 逻辑表达式 地址变量 输入数据 一、1路-4路数据分配器 逻辑图 二、 集成数据分配器及其应用 1、集成数据分配器 把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。 由74LS138构成的1路-8路数据分配器 数据输入端 G1=1 G2A=0 地址输入端 2、数据分配器的应用 数据分配器和数据选择器一起构成数据分时传送系统 本节小结 　数据分配器的逻辑功能是将1个输入数据传送到多个输出端中的1个输出端，具体传送到哪一个输出端，也是由一组选择控制信号确定。 　数据分配器就是带选通控制端即使能端的二进制译码器。只要在使用中，把二进制译码器的选通控制端当作数据输入端，二进制代码输入端当作选择控制端就可以了。 　数据分配器经常和数据选择器一起构成数据传送系统。其主要特点是可以用很少几根线实现多路数字信息的分时传送。 4.4 数值比较器 比较器的分类： （1）仅比较两个数是否相等。 （2）除比较两个数是否相等外，还要比较两个数的大小。 第一类的逻辑功能较简单，下面重点介绍第二类比较器。 一、一位数值比较器 功能表 A B AB AB A=B 逻辑图 逻辑符号 A=B A B 二、多位数值比较器 比较原则： 1. 先从高位比起,高位大的数值一定大。 2. 若高位相等,则再比较低位数,最终结果由低位的比较结果决定。 请根据这个原则设计一下，每位的比较应包括几个输入、输出？ A、B两个多位数的比较： Ai Bi 两个本位数 （AB）i-1 （A=B）i-1 （AB）i-1 低位的比较结果 （AB）i （A=B）i （AB）i 比较结果向高位输出 每个比较环节的功能表 三、集成数值比较器（四位集成数值比较器74LS85） A3 B2 A2 A1 B1 A0 B0 B3 B3 (AB)L (A=B)L (AB)L AB A=B AB GND A0 B0 B1 A1 A2 B2 A3 UCC 低位比较结果 向高位输出 (AB)L (A=B)L (AB)L AB A=B AB 数值比较器的位数的扩展 例：七位二进制数比较器。（采用两片74LS85） （AB）L （AB）L AB A=B AB A5 B5 A4 B4 0 0 A6 B6 （A=B）L （AB）L （AB）L AB A=B AB A1 B1 A0 B0 A3 B3 A2 B2 （A=B）L ? 0 1 0 ? 74LS85 74LS85 高位 低位 扩展方式：串联 16位并联数值比较器原理图 P155 例：设计三个四位数的比较器，可以对A（A0，A1，A2，A3）、B（B0，B1，B2，B3）、C（C0，C1，C2，C3）进行比较，能判断：（1）三个数是否相等。（2）若不相等，A数是最大还是最小。 比较原则（均是本位比较） 先将A与B比较，然后A与C比较，若A=B A=C，则A=B=C； 若AB AC，则A最大； 若AB AC，则A最小。 可以用两片74LS85实现。 （AB）L （AB）L AB A=B AB C1 C0 C3 C2 （A=B）L （AB）L （AB）L AB A=B AB B1 B0 B3 B2 （A=B）L 1 1 A1 A0 A3 A2 B1 B0 B3 B2 A1 A0 A3 A2 B1 B0 B3 B2 A1 A0 A3 A2 A=B=C A最大 A最小 16位并联数值比较器原理图 P155 数码显示器 　　用来驱动各种