VGA设计【DOC精选】.docVIP

《电子系统综合设计工业标准的VGA显示模式为：640×480×16×60。 三．VGA显示原理 　常见的彩色显示器一般由阴极射线管(CRT)构成，彩色由GRB(Green Red Blue)基色组成。显示采用逐行扫描的方式解决，阴极射线枪发出电子束打在涂有荧光粉的荧光屏上，产生GRB基色，合成一个彩色像素。扫描从屏幕的左上方开始，从左到右，从上到下，逐行扫描，每扫完一行，电子束回到屏幕的左边下一行的起始位置，在这期间，CRT、对电子束进行消隐，每行结束时，用行同步信号进行行同步；扫描完所有行，用场同步信号进行场同步，并使扫描回到屏幕的左上方，同时进行场消隐，并预备进行下一次的扫描。VGA显示控制器控制 CRT显示图象的过程如所示。 Hcnt，vcnt产生电路 Hcnt是以25M的ck（clk二分频后的信号）为时钟的模800计数器，Vcnt是以Hs为时钟的模525的计数器。 B.Hs产生电路 一个行周期含有800个像素时钟，在时序产生模块中定义如下： constant H_PIX :INTEGER:=640;----行数据区constant H_FRONT :INTEGER:=16;-----行消隐前肩constant H_BACK :INTEGER:=48;------行消隐后肩constant H_SYNC :INTEGER:=96;-------行同步头constant H_TIME :INTEGER:=H_SYNC + H_PIX + H_FRONT + H_BACK; 行计数器是一个10比特的向量信号，定义如下： signal hcnt: std_logic_vector(9 downto 0)； 根据水平计数器的值决定了行同步信号（Hs）和有效显示信号(enable)。 Hs信号变化如下： ?if (hcnt = (H_PIX + H_FRONT) and hcnt (H_PIX + H_SYNC + H_FRONT)) then Hs = 0;?else?? Hs = 1; end if; C.Vs产生电路 一个列周期含有525个像素时钟，在时序产生模块中定义如下： constant V_pix: integer:=480;-----场数据区 constant v_front:integer:=10;-----场消隐前肩 constant v_sync:integer:=2;-----场同步头 constant v_back:integer:=33;-----场消隐后肩 constant v_time:integer:=v_pix+v_front+v_sync+v_back; 垂直计数器是一个10比特的向量信号，定义如下： signal vcnt: std_logic_vector(9 downto 0)； 根据垂直计数器的值决定了列同步信号（Vs） Vs信号变化如下： if (vcnt=(v_PIX+v_FRONT) and vcnt(v_PIX+v_SYNC+v_FRONT)) then Vs=0; else Vs=1; end if; D. Enable接彩条产生模块输入使能端，只有当行和列为有效土图像时才产生彩 条，并通过彩条产生模块输出给VGA显示器。 Enable的信号变化如下： ?if hcnt = H_PIX or vcnt = V_PIX then? Enable = 0;?else Enable = 1;?end if; 2）彩条产生模块 在reset为无效，而enable为有效时，彩条产生模块根据模式md来选择vga彩条图形的类型。当md=11时，输出为竖彩条。当md=01时，输出为横彩条。当md=11时，输出为方格图案。当md=00时，无输出。 由于水平计数器在有效显示期间内计数为640，设计要求为8色竖彩条，则每种颜色的显示区间内应计80个数，具体分配方案如下图所示；由于垂直计数器在有效显示期间内计数为480，设计要求为8色竖彩条，则每种颜色的显示区间内应计60个数，具体分配方案如下图所示。 竖彩条发生模块流程图 横彩条发生模块流程图 系统电路原理图： 1）彩条发生电路原理图（时序控制模块+彩条产生模块） 2）D触发器去毛刺电路 3）管脚说明 A.管脚列表 信号名称 输入/输出 引脚编号 引脚名称 附加说明 Reset in 5 I/O0 高电平复位 Clk in 1 GCK1 时钟为50Mhz Md1 in 81 I/O49 模式选择 Md0 in 80 I/O48 模式选择 Hs out 71 I/O43 行同步信号 Vs out 72 I/O44 场同