电子设计竞赛培训数字电路.pptVIP

数制转换 1.组合逻辑电路 2.锁存器与触发器 3.时序逻辑电路 4.脉冲波形的变换与产生 5.EDA设计 典型组合逻辑集成电路 真值表，功能表 编码器：2n→ n 普通编码器/优先编码器 使能端 CD4532： 8－3线优先编码器 译码器/数据分配器： n → 2n 译码器扩展：正确设置使能端 逻辑函数用译码器实现：译码器输出端为输入函数最小项 74X138：2－4线译码器 74X139：3－8线译码器 数据选择器MUX 地址选择端－n、输入数据源端－ 2n ，输出端－单/互补 数据选择器扩展 逻辑函数发生器：类似译码器 数据选择器输出端为地址选择端最小项与各输入数据源端乘积之和 74HC151：地址选择端－3、数据源端－ 8 数值比较器 3个输出端：FAB，FAB，FA=B 位数扩展 确定高低位比较顺序，扩展输入端连接 串/并联比较方式选择 74HC85：4位数值比较器 半加器、全加器 区别：进位操作 串行进位加法器 结构简单，速度慢 超前进位加法器 位数扩展 确定高低位顺序 上级进位输出端与下级进位输入端连接 串/并联方式选择；级间超前进位 74HC283：4位超前进位加法器 74LS182：超前进位产生器 减法器 正数用原码表示，负数用补码表示 用加法器实现 74HC181：集成算术/逻辑单元ALU 通过选择端实现各种不同功能 2. 锁存器和触发器 1.双稳态存储单元 2.锁存器：电平敏感 SR锁存器：Set置1，Reset置0 D锁存器 74HCHCT373：八D锁存器 功能表、国标逻辑符号、波形图 动态特性：延时 3.触发器：脉冲敏感 现态Qn，次态Qn+1，特性方程 D触发器：Qn+1＝D JK触发器： T触发器： T’触发器： SR触发器： 特性方程、特性表 国标逻辑符号、波形图、状态图 触发器功能转换：特性方程相等 4.典型时序逻辑集成电路 移位寄存器 LSB→MSB：从左到右，从上到下 左移← 、右移 → 74HC/HCT194：多功能双向移位寄存器 左移、右移、并行输入、并行输出、串行输入 异步二进制计数器 纹波计数器（各级延时） 各级输出构成分频器 74HC/HCT393：双四位异步二进制计数器 4.典型时序逻辑集成电路 同步二进制计数器 触发器同时翻转，速度快，无纹波 74LVC161：同步二进制加计数器 并行数据同步预置、异步清零、左移、右移、并行输入、并行输出、串行输入 非二进制计数器 纹波计数器（各级延时） 各级输出构成分频器 74HC/HCT390：双异步二－十进制计数器 4.典型时序逻辑集成电路 任意进制（N）计数器 采用M进制集成计数器实现 反馈清零法 反馈置数法 进制扩展（NM） 进位控制 4. 脉冲波形的变换与产生 1.单稳态触发器 特点 ①单稳态触发器只有一个稳态，还有一个暂稳态，在没有触发信号作用时处于稳定状态 ② 在外来触发信号作用下，电路由稳态翻转到暂稳态 ③暂稳态维持一定时间后，电路自动回到稳态，暂稳态维持一定时间的长短，取决于电路本身的RC参数 波形图：输出脉冲宽度tw≈0.7RC 74121：不可重复触发单稳态触发器 MC14528：可重复触发单稳态触发器 应用：定时、延时、噪声消除 2.施密特触发器 特点 施密特触发器属于电平触发器件，当输入信号达到某一定电压值时，输出电压会发生突变 阈值电压 正向阈值电压 ( VT+ )：输入信号增加 负向阈值电压 ( VT-)：输入信号减少 回差电压△V＝VT+－VT- 两种输出形式：同相输出和反相输出 工作波形、传输特性 门电路构成施密特触发器 VT+ 、VT-、△V CD40106：集成施密特触发器 3.多谐振荡器 特点 多谐振荡器又称矩形波发生器，无稳定状态，有两个暂稳态，电路一旦起振，两个暂稳态就交替变化，不停地输出矩形脉冲信号。 基本组成：开关器件，RC 门电路构成多谐振荡器 t≈1.4RC 施密特触发器构成多谐振荡器 3. 555定时器 构成：分压器、电压比较器、SR锁存器、放电三极管、缓冲器 各引脚与电路对应关系 应用 施密特触发器 单稳态触发器 多谐振荡器 2、编码器 设计一个 8 输入优先级编码器，y0 级别最低，y7 级别最高；输出为3位编码。 加法器仿真结果： 三态门仿真结果： 比较：异步置位的锁存器（Latch） 2、寄存器 8位串行输入、串行输出移位寄存器： 移位寄存器仿真结果： 可逆计数器仿真结果： 60进制计数器仿真结果： 例：由8个触发器构成的行波计数器： 8 位行波计数器仿真结果： 摩尔状态机的VHDL设计 米勒状态机的VHDL设计 例：六十进制（分、秒）计数器 基本元件 dffr 的描述： 采