Spartan-6FPGAConfigurableLogicBlockUserGuide文档中文整理.v1讲解.docx

CLB概述2015年8月13日20:49?CLB（可配置逻辑模块）是实现时序电路和组合电路的主要逻辑资源，每一个CLB单元通过一个交换矩阵连接到通用路由矩阵上。在一个CLB单元内，有一对slice，这两个silce各自单独成列，互不直连。CLB以及其内部的slice布局如下图所示，注意X?Y?的规律。??Slice描述2015年8月13日21:30?每一个slice有：逻辑函数生成器（LUT）4个存储元件8个这些单元可以提供逻辑和ROM功能。?slice的种类slice有三种：SLICEX、SLICEL、SLICEM种类功能数量?SLICEX最基本的slice；多路复用器50%没有存储功能，没有进位链SLICEL多功能多路复用器；算数进位链，可以串联同列的slice≈25%没有存储功能SLICEM上述功能外，还可将LUT用作64bit分布式RAM or 可变长的移位寄存器（最长32bit）≈25%?每一列CLB包含两列slice，右边一列是SLICEX，左边一列SLICEL和SLICEM大约各占一半数量。（XC6SLX4没有SLICEL）?三种slice的电路图???CLB/Slice的资源配置2015年8月13日22:20?一个CLB中的逻辑资源：Distribute RAM、Shift Registers只有SLICEM有。Arithmetic and Carry Chains