《数字电子技术》复习重点.docVIP

《数字电子技术》复习重点 一、掌握以下知识点： 1、列出设计组合逻辑电路的步骤 答：明确逻辑功能→列出真值表→写出逻辑表达式→逻辑化建和变换→画出逻辑图 2、锁存器和触发器的特点是什么？ 答：锁存器是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平下改变状态。由不同的锁存器构成的触发器则是一种对脉冲边沿敏感的存储电路，它们只有在作为触发信号的时钟脉冲上升沿或下降沿的变化瞬间才能改变状态。 3、指出下列存储系统各具有多少个存储单元，至少需要几根地址线和数据线。 （1）64K×1 （2）256K×4 （3）lM×1 （4）128K×8 解：求解本题时，只要弄清以下几个关系就能很容易得到结果： 存储单元数=字数×位数 地址线根数（地址码的位数）n与字数N的关系为：N=2n 数据线根数＝位数 （1）存储单元〓64K×1〓64K（注：lK＝1024）；地址线为16根；数据线根数等于位数，此处为1根。 同理得： （2）1M个存储单元，18根地址线，4根数据线。 （3）1M个存储单元，18根地址线，1根数据线。 （4）lM个存储单元，17根地址线，8根数据线。 4、下图是555定时器组成的何种电路？ 答：单稳态触发器 5、写出D、T、T＇三种触发器的特性方程，然后将D 触发器分别转化成T＇和T触发器，画出连线图。D、T、T＇三种触发器的特性方程分别为： D 触发器转换为T＇触发器和T触发器的连线图分别为： 6、555定时器3个5 kΩ电阻的功能是什么？ 答：电阻串联组成分压器 二、掌握以下计算方法： 1、用代数法化简 2、根据下图所示状态表，求出当X=010101序列时所对应的输出序列及状态序列（设电路的初始状态位A） 解： 时间 0 1 2 3 4 5 6 原态 A D C B B C C 输入 0 1 0 1 0 1 新态 D C B B C C 输出 0 0 0 0 0 0 3、将下列十进制数127转换为二进制数，八进制数和十六进制数（要求转换误差不大于2-4 ） （127）D= 27-1=B-1=（1111111）B=（177）O=（7F）H组合逻辑电路及输入波形（A.B）如图所示，试写出输出端的逻辑表达式 解：由逻辑电路写出逻辑表达式 首先将输入波形分段，然后逐段画出输出波形。 当A.B信号相同时，输出为1，不同时，输出为0，得到输出波形。 5、求出如图所示锁存电路的状态图和特性方程。 解： 6、在10位二进制数D/A转换器中，已知其最大满刻度输出模拟电压Vom=5V，求最小分辨电压VLSB和分辨率。 解：最小分辨电压 分辨率可以表示为最小分辨电压与最大满度刻度电压之比，所以 分辨率==0.001 三、作图题 1、用卡诺图化简下列各式 （1） （2） 2、（1） (2) 3、有一上升沿触发的JK 触发器如图（a）所示，已知CP、J、K 信号波形如图（b）所示，画出Q端的波形。（设Q 的初始态为0）。 答： 4、由与非门构成的基本SR 锁存器如图所示，已知输入端 S 、R 的电压波形，试画出与之对应的Q和Q的波形。 答: 5、分析如图所示同步时序逻辑电路的功能，写出分析过程。 解：（1）驱动方程 （2）状态方程 （3）状态真值表 （4）状态转换图 （5）功能 采用格雷码的四进制计数器 四、综合题 1、已知逻辑函数，试用真值表,卡诺图和逻辑图（限用非门和与非门）表示。 （1）由逻辑函数写出真值表 （2）由真值表画出卡诺图 （3）由卡诺图,得逻辑表达式 用摩根定理将与或化为与非表达式 (4) 由已知函数的与非-与非表达式画出逻辑图 2、判断图4.3所示电路在什么条件下产生竞争冒险，怎样修改电路能消除竞争冒险? 解：根据电路图写出逻辑表达式并化简得： 当A=0，C=1时，, 有可能产生竞争冒险，为消除可能产生的竞争冒险，修改后的电路如图 3、试用2输入与非门设计一个3输入的组合逻辑电路。当输入的二进制码小于3时，输出为0；输入大于等于3时，输出为1。 解： 根据组合逻辑的设计过程，首先要确定输入输出变量，列出真值表。由卡诺图化简得到最简与或式，然后根据要求对表达式进行变换，画出逻辑图 。 （1）设入变量为A.B.C输出变量为L，根据题意列真值表 （2）由卡诺图化简，经过变换得到逻辑表达式 （3） 用2输入与非门实现上述逻辑表达式 4、某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。当满足以下条件时表示同意；有三人或三人以上同意，或者有两人同意，但