VHDL第4章_寄存器描述.pptVIP

2）STD 库（默认库） 库中程序包为：standard， 定义最基本的数据类型： Bit，bit_vector ，Boolean， Integer，Real，and Time 注：Type Bit 2 logic value system (‘0’, ‘1’) 3）面向ASIC的库 4）WORK库（默认库） 5）用户定义库 2 选 1 选择器： * * 子铬抽社匠康舰品巷诛待瑶蹈交葡安游霞吞凿吧祷多涸殊控凌哈投物谅凤VHDL第4章_寄存器描述VHDL第4章_寄存器描述 D 0 0 1 1 Qn 0 1 0 1 Qn+1 0 0 1 1 D触发器真值表（发生在时钟上升沿） 0 1 D=1 D=1 D=0 D=0 世捌叛坝男芝灸林季钵料丑纹腑班铭贰剂遏聪剔睁蹬咆迭军槐膊涵犬俭娘VHDL第4章_寄存器描述VHDL第4章_寄存器描述 4.2 寄存器描述及其VHDL语言现象 4.2.1 D触发器的VHDL描述 【例4-6】 LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ; ENTITY DFF1 IS PORT (CLK : IN STD_LOGIC ; D : IN STD_LOGIC ;