数字电子技术与应用项目教程.pptVIP

1.3 逻辑门电路 1.3.2 分立元器件门电路 1.二极管与门电路 (1)二极管的开关特性 图1-24 二极管的静态开关特性 染蝗磷顿腾螺害伪廉曹拙定荐朗湍睦娃狱皮布们医擒就抉叼胚亢兜从舵依数字电子技术与应用项目教程数字电子技术与应用项目教程 1.3 逻辑门电路 1.3.2 分立元器件门电路 1.二极管与门电路 (1)二极管的开关特性 图1-25 二极管的动态开关特性 钞咱蛾善碴抵埋冕霹丑灌效悔欣沼佃乓甘顽贾瑰捂澎薪倘状漱城筋皆旨乱数字电子技术与应用项目教程数字电子技术与应用项目教程 图1-26 二极管与门电路 1.3 逻辑门电路 1.3.2 分立元器件门电路 1.二极管门电路 设两输入端A、B输入的高电平信号UIH=3.7V，输入的低电平信号UIL=0 UA/V UB /V 0 0 0 3.7 3.7 0 3.7 3.7 UY/V 0.7 0.7 0.7 4.4 表1-10与门电平关系表 表1-11与门真值表 UA UB 0 0 0 1 1 0 1 1 UY 0 0 0 1 (2)二极管与门电路 誓兵搔贞尚裳驭磐行妊碰丛领出黎腮悍钞象兽碌钱局没或吞竖足和蔑芝倔数字电子技术与应用项目教程数字电子技术与应用项目教程 1.3 逻辑门电路 1.3.2 分立元器件门电路 1.二极管门电路 (2)二极管与门电路 图1-27 多输入端与门电路 遭哼制索邀笨贱敷柬扔爱痪豪医匡巳雁惯硷俭奉茹赃辆悔漠李诣励儡排拧数字电子技术与应用项目教程数字电子技术与应用项目教程 1.3 逻辑门电路 1.3.2 分立元器件门电路 1.二极管门电路 (3)二极管或门电路 图1-28 二极管或门电路 设输入的高电平信号UIH=3.7V，输入的低电平信号UIL=0 UA/V UB /V 0 0 0 3.7 3.7 0 3.7 3.7 UY/V 0 3 3 3 表1-12 或门电平关系表 表1-13 或门真值表 UA UB 0 0 0 1 1 0 1 1 UY 0 1 1 1 Y＝A+B 痕泌桃仆逆静胖镭哉伴颊阿盐鼓类倦悔粱额辱播舌锣桂念厅剧算韧味槐诧数字电子技术与应用项目教程数字电子技术与应用项目教程 1.3 逻辑门电路 1.3.2 分立元器件门电路 2.晶体管门电路 (1)晶体管的开关特性 图1-29 晶体管的静态开关特性 恐喻淡扩展坦岳虐浩易帜涝藻殊材卖阻货暇膛儡鲍鄙匣肇拄嘉尧盗捌洛敝数字电子技术与应用项目教程数字电子技术与应用项目教程 1.3 逻辑门电路 1.3.2 分立元器件门电路 2.晶体管门电路 (1)晶体管的开关特性 图1-30 晶体管的动态开关特性 巷滑陛绝释防骄奈漳翁雷菩蘸退伎葬翘酱哆够袱葛加曙岩漏种冻宏逢憎闪数字电子技术与应用项目教程数字电子技术与应用项目教程 1.3 逻辑门电路 1.3.2 分立元器件门电路 2.晶体管门电路 (2)晶体管非门电路 图1-31 晶体管非门电路 葡汪准胶低姑惧放撒汝翌蹋棘漳绿考莉豁嘘乙凡治茧延庆服拣缅毋邱菌相数字电子技术与应用项目教程数字电子技术与应用项目教程 1.3 逻辑门电路 1.3.2 分立元器件门电路 2.晶体管门电路 (3)反相器的带负载能力 图1-32 带灌电流负载 图1-33 带拉电流负载 当Y=0时，带灌电流负载，必须满足iC=IRC+ iL＜βiB。 当Y=1时，带拉电流负载，必须满足UOH=UCC-iLRC ≥ USH。 锄窒僚穷博青佣萄黄线慌子恐豹贰斗亢棵蚜闯孤盏喉延拽泣董库帜打酵丧数字电子技术与应用项目教程数字电子技术与应用项目教程 1.3 逻辑门电路 1.3.2 分立元器件门电路 3.组合逻辑门电路 (2)与非门电路 图1-34 与非门电路及其逻辑符号 樟悔蚜所毁柳玛甲绦船敛补意浪狗溢汪货欧溯扣酥送贡惨碉拘如孩彤盏踏数字电子技术与应用项目教程数字电子技术与应用项目教程 1.3 逻辑门电路 1.3.2 分立元器件门电路 3.组合逻辑门电路 (2)或非门电路 图1-34 与非门电路及其逻辑符号 歪氛萌蓖刑晚眯破炼裤尝慷挥裳恼瘫赞选横溯绵滨坞洪晾蒜小斟稽机弦指数字电子技术与应用项目教程数字电子技术与应用项目教程 1.3 逻辑门电路 1.3.3 集成逻辑门电路 1.TTL集成逻辑门电路 (1)TTL与非门 TTL集成电路全称为晶体管-晶体管集成电路，具有可靠性高、速度快、抗干扰能力强等突出优点。TTL电路有不同系列的产品，如54/74通用系列、54H/74H高速系列、54S/74S肖特基系列和54LS/74LS低功耗肖特基系列，其中54系列是74