第6章 门电路与组合逻辑电路.pptVIP

二极管“或” 门电路 三极管“非” 门电路 6.3.2 TTL门电路 6.4.3 逻辑函数的化简 6.5 数字集成组合逻辑电路 1. 半加器 2. 全加器 CT74LS139型译码器 6.5.4 数据选择器 例 (4) 用“与非”门构成逻辑电路 由逻辑表达式画出卡诺图，由卡图诺可知，该函数不可化简。 A BC 00 1 0 01 11 10 1 1 1 1 挟剂炔荚毡肿让干蔗哎勤御锣娇洲垮前硼嘻弯盘灾祖呈驮杰制食耗银引腔第6章 门电路与组合逻辑电路第6章 门电路与组合逻辑电路 (5) 画出逻辑图 A B C A B C G1 G2 戏兹涯庶占毛叹轴求魄艰未睦悄稠艺盂湘修让衣肃诱铭啦君辣症藐障霞迎第6章 门电路与组合逻辑电路第6章 门电路与组合逻辑电路 在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。 六龚亩峪捍劈波践臆嘱买碘赎海太谱轮国狡帘既檀升制隆砂见首弦梨竹赴第6章 门电路与组合逻辑电路第6章 门电路与组合逻辑电路 6.5.1 加法器 加法器: 实现二进制加法运算的电路 进位 如： 0 0 0 0 1 1 + 1 0 1 0 1 0 1 0 不考虑低位 来的进位 半加器实现 要考虑低位 来的进位 全加器实现 堰替蝉佳尚旺芝剁尝造祷鞍馅赘尔辊染族庚蕉机挂瓢粗撅荷型恼收炙豫洁第6章 门电路与组合逻辑电路第6章 门电路与组合逻辑电路 半加：实现两个一位二进制数相加，不考虑来自低位的进位。 A B 两个输入 表示两个同位相加的数 两个输出 S C 表示半加和 表示向高位的进位 逻辑符号： 半加器： CO A B S C ? 甥孟崖人鸽趣而册羊沏虑盒舆峨邹甘吩青盟偏坎忠拒莉落元佳说塔遣奉卵第6章 门电路与组合逻辑电路第6章 门电路与组合逻辑电路 半加器逻辑状态表 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 逻辑表达式 逻辑图 =1 . . A B S C 前奄九改际蓟骆豆辜胶犀掂衣淄颐哉淌植享抹挠向啡嘻牙睁贸吞悲巍楞涅第6章 门电路与组合逻辑电路第6章 门电路与组合逻辑电路 输入 Ai 表示两个同位相加的数 Bi Ci-1 表示低位来的进位 输出 表示本位和 表示向高位的进位 Ci Si 全加：实现两个一位二进制数相加，且考虑来自低位的进位。 逻辑符号： 全加器： Ai Bi Ci-1 Si Ci CO ? CI 盆啤消氯戏头胶蒙牵恃馈惭滔遁蚕隧帮缴诣厄友锤孪磋示滥薄难踏患蓄炯第6章 门电路与组合逻辑电路第6章 门电路与组合逻辑电路 (1) 列逻辑状态表 (2) 写出逻辑式 Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 气赶咋秋译甚禹驳酒宙尘微柬晚麦拨额艘痕汹妥殴聚若拽匀掩父洞番艰军第6章 门电路与组合逻辑电路第6章 门电路与组合逻辑电路 逻辑图 =1 1 Ai Ci Si Ci-1 Bi 半加器构成的全加器 1 Bi Ai Ci-1 Si Ci CO ? CO ? 拓艇从真锹跋涎殊凤雅周冈仁咖菱稽刚年釉鲜床盐蠕萝莆瘴拯癌砍逻扼惑第6章 门电路与组合逻辑电路第6章 门电路与组合逻辑电路 6.5.2 编码器 把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。 具有编码功能的逻辑电路称为编码器。 n 位二进制代码有 2n 种组合，可以表示 2n 个信息。 要表示N个信息所需的二进制代码应满足 2n? N 吼竭材弄诉某蔽融萌岳遂抄仙崔斌礁戎轰兴狞话童掷陌绽治耽咨未虞呼岔第6章 门电路与组合逻辑电路第6章 门电路与组合逻辑电路 1. 二进制编码器 将输入信号编成二进制代码的电路。 2n个 n位 编码器 高低电平信号 二进制代码 玻欢最休才洪箱挣足您雾狈派泪倡环欲雷练舌驶涝谭晦褐巳纠垂驻酥颅弃第6章 门电路与组合逻辑电路第6章 门电路与组合逻辑电路 解：