FPGA中的DSP核心设计.pptVIP

FPGA中的DSP核心設計 FPGA中的DSP核心設計 應用系統規劃 FPGA設計基礎 DSP核心設計 實驗應用示範 SOC技術演進 SOC技術應用 SOC (System-On-Chip)開發平台 硬體設計 應用系統規劃 DSP核心設計 微控碼設計 CPU界面設計 I/O界面設計 軟體設計 組合語言基礎 組合語言結構 組合語言定義 模組程式設計 系統程式設計 內藏式PC控制器 ZF-Linux公司的MachZ(ZFX86) ? 1.100MHz的586CPU，耗電0.5W。 2.現成的BIOS碼和參數設定工具。 3.外加元件極少。 4.研發過程中可利用RS-232、 USB及Ethernet界面連接。 5.模組中併入FPGA和ADC/DAC。 6.全部電路板尺寸約10cm*20cm。 7.程式和資料儲存在8MB的單晶硬碟 (Disk-On-Chip，簡稱DOC)中。 FPGA電路 Xilinx公司Virtex-II系列的XC2V250： 1.閘數(Gate Count)為250K，內部電源為1.5V，可允許420MHz的脈波頻率。 2.邏輯閘單位為CLB，每個CLB包含四組Slice，每個Slice中都有一組D型正反器和4位元 可程式邏輯。 3.XC2V250中有24*16個CLB，相當於1536個Slice。 4.擁有獨立的雙阜RAM，容量為18Kbit或是2Kbyte。XC2V250中共有24個雙阜RAM，容量共48KB。 5.擁有硬體乘法器，為18*18=36的整數乘法器。XC2V250中共有24個硬體乘法器。 6.XC2V250中最多可同時擁有16組的公用Clock，具備硬體連線。 7.就繞線能力極佳，幾乎不會繞線失敗。 8.擁有200個I/O點，每個I/O點都可規劃成不同型式的邏輯準位。 ? Xilinx公司Spartan系列的XCS05XL： 1.閘數(Gate Count)為5K，內部電源為3.3V，可允許80MHz的脈波頻率。 2.邏輯閘的單位為CLB，每個CLB包含兩組D型暫存器和4位元的可程式邏輯。 3.XCS05中有10*10個CLB，相當於200組暫存器。 4.最多可同時擁有4組的公用Clock，具備硬體連線。 5.擁有72個I/O點，每個I/O點都可規劃成3.3V的LVTTL邏輯準位。? 內藏式DSP核心 1.不參考任何現成的設計。 2.組合語言規劃以簡單、易讀為目標。 3.DSP必須搭配586CPU，以即時控制為主。 4.DSP和586CPU以雙阜記憶體連接。 5.目標是執行32KHz的即時控制程式。 功能上 ?1.就586CPU而言，記憶體佔用ISA-bus的8KB位址，總共48KB的雙阜記憶體規劃成24頁。 2.就DSP而言，雙阜記憶體規劃成資料區、程式區、微碼區和堆疊區四個部分，除了微碼區為32-bit外，其他部分都是16-bit(1-word)寬度。 3.不論是DSP或586CPU都不准直接控制I/O界面。所有I/O界面都以DMA方式和記憶體連接。 4.外部擴接電路(包括ADC、DAC和另一顆FPGA)都是由I/O控制器透過串列界面連接。 eMotion控制器 配置包括： ZFX86： 586CPU EtherNet： 網路以PCI-bus連接CPU DOC： 8MB單晶硬碟。 BIOS： 256KB的容量。 RAM插槽： 插上64MB的RAM卡 DSP插槽： 插上內含DSP核心的eM_FPGA卡 ADDA插槽： 插上包括ADC/DAC的eM_ADDA卡 ext擴張座：3組50P的插座，可作為彈性擴張用，以處理不同的專題實驗。 實驗接頭： 2組26P的插座，可連接兩組的實驗模組，通常一組固定為LCD面板。 軟體開發環境 e控制器：提供硬體控制和軟體管理等控制功能。? 近端PC：提供軟硬體開發過程中的開發工具和作業環境。? 遠端PC：提供教學和產業應用時的遠端監控功能。 視窗操作環境 執行上採用Linux系統 操作上採用視窗作業環境 開機程序： ? 1.DOC檔案解壓縮並下載到RAM中 2.檔案的讀寫或管理都在RAM中 3.DOC儲存的檔案都是唯讀檔案 4.使用者程式儲存在PC端的硬碟 5.PC端在視窗環境直接處理檔案 6.光碟和印表機在視窗下處理 程式開發環境 即時控制環境 DSP核心部分負責即時控制程式，抽樣控制頻