用VHDL设多计功能信号发生器.docVIP

实验二 用VHDL设计多功能信号发生器 一、实验目的 1掌握运用quartusⅡ软件仿真 2，熟练运用VHDL语言编程 二、实验要求???? 基于《VHDL语言》，通过给定的仪器（EDA6000试验箱）设计一个多功能信号发生器，要求：（1）能产生周期性正弦波、方波、三角波、锯齿波以及用户自己编辑的特定波形（选作）；?（2）输出信号的频率范围为100Hz~200KHz,且输出频率可以调节；（3）具有显示输出波形、频率的功能。（选作） 系统顶层框图 在原理框图中，正（余）弦查找表由ROM构成，内部存有一个完整周期正（余）弦波的数字幅度信息，每个查找表的地址对应正（余）弦波幅度信号，同时输出到数模转换器（DAC）输入端，DAC输出的模拟信号经过低通滤波器（LPF），可以得到一个频谱纯净的正（余）弦波。 三、实验原理 　　??????? 用VHDL语言结合原理图设计实现一个函数信号发生器,输出正弦波、方波和三角波三种波形。将频率控制、分频、三角波、正弦波、方波发生邓各个模块分别用VHDL语言编程为一个子程序,并把每一个模块转换成图形文件,然后在原理图编辑框调用这些图形模块,连接电路如上图系统顶层框图所示。通过按键1到按键8控制频率调节f〔7...0〕,用按键6、按键7、按键8控制dlt、sin、sqr波形选通,最后把八位输出接DAC0832通过D/A转换,从示波器上就能看到波形输出。按下不同的按键输出不同的波形及频率。　　（1）数控分频器模块　　 在时钟的作用下，通过预置分频数DIN，来改变输出频率。假如分频系数为N，波形存储模块存储一个周期的波形，实验里按照一个周期波形采样64个点存储在波形存储模块里。则输出频率 （2）.数据存储模块 （存储波形数据）　　 数据存储模块主要存的是正弦波、三角波、锯齿波等一个周期的采样点。 三角波模块可设计一个可逆计数器实现，设计时设置一变量作为工作状态标志，在此变量为0时，当检测到时钟的上升沿进行加同一个数操作；为1时，进行减同一个数操作。DA转换采用的DA0832，输入有8个数据端，范围是0到255；而且设置64个时钟周期为一个三角波周期，所有每次加、减为8. 锯齿波的存储数据与三角波类似。 方波可以通过交替输出全0和全1，并给以32个周期的延时来实现。 正弦波：要通过波形变换实现把 变换成的形式进行采样，然后变换成8位二进制码，存储在波形存储器里。 （3）数据选择器模块 在波形开关的控制下，选择相应的波形输出。可以用3个按键来控制波形选择　　 （4）.LED显示模块 （选作）　　 LED显示模块主要是完成频率控制字的显示，由于本次实验采用八位的由键盘输入的频率控制字，累计寻址，读取8位地址长度256点的一个周期波形的数字幅度信息，所以频率控制字控制着频率的大小，而恰好此时的频率控制字就是系统输出波形的频率，所以，LED显示的也是波形的频率。此模块主要的功能是将外部键盘的8位二进制数转换成三位BCD码。 四、实验步骤 1建立.hex文件 2、定制LPM_ROM原件，生成的的ROM文件data_rom.vhd如下 LIBRARY ieee; USE ieee.std_logic_1164.all; entity sindata is port(address:in std_logic_vector(5 downto 0); inclock:in std_logic; q:out std_logic_vector(7 downto 0); end sindata; architecture syn of sindata is signal sub_wire0 :std_logic_vector(7 downto 0); component 1pm_rom generic(1pm_width :natural; 1pm_widthid :natural; 1pm_address_control:string; 1pm_outdata:string; 1pm_file:string); port(address:in std_logic_vector(5 downto 0); inclock:in std_logic; q:out std_logic_v ector(7 downto 0)); end component; begin q=sub_wire0(7 downto 0); 1pm_rom_component:1pm_rom generic map(lpm_width=8,lpm_widthad=6, lpm_address_comtrol=registered,lpm_outdata=unregistered,