PLL_theory_design_application讲述.ppt

锁相环(PLL)基本原理、设计与应用 在无线电技术中，为了改善电子设备的性能，广泛采用各种的反馈控制电路。常用的有自动相位控制（APC）电路，也称为锁相环路（PLL-Phase Locked Loop），自动增益控（AGC）电路以及自动频率控制（AFC）电路。 它们所起的作用不同，电路构成也不同，但它们同属于反馈控制系统，其基本工作原理和分析方法是类似的。 图5-14用CD4046与BCD加法计数器CD4518构成的100倍频电路。刚开机时，f2可能不等于f1，假定f2f1，此时相位比较器Ⅱ输UΨ为高电平，经滤波后Ud逐渐升高使VCO输出频率f2迅速上升，f2增大值至 f2=f1，如果此时 Ui滞后 U0，则相位比较器Ⅱ输出UΨ为低电平。UΨ经滤波后得到的Ud信号开始下降，这就迫使VCO对f2进行微调，最后达到fout/N=f2=f1，并且f2与f1的相位差Δφ=常数，进入锁定状态。如果此后f1又发生变化，锁相环能再次捕获f1，使f2与f1相位锁定。 频率合成器实用电路设计 图5-14 CC4046频率合成器 f2 f1 fout 2.输出为输入N/M倍频的方法（输入部分接入分频电路） 输入信号频率fin 鉴相器 环路 滤波器 压控 振荡器 输出 fout N分频器 PLL电路 晶振 图5-15 输出为输入N倍频的方法 为了得到更高分辨率，采用上图的PLL电路，它是以必要的设定分辨率的频率（1KHZ与10KHZ等）对几兆赫兹的振荡频率进行分频构成的电路。 M分频器 f1 M=1时为倍频器， ， N=1时为分频器 。 输入信号频率fin，经固定分频（M 分频）后得到基准频率f1，把它输入到相位比较器的一端，VCO输出信号经可预制分频器（N 分频）后输入到相位比较器的另一端，这两个信号进行比较，当PLL锁定后得到 当 N变化时，输出信号频率响应跟随输入信号变化。 为了实现数字切换改变PLL电路的输出频率，可使用可编程分频器，但要自由设定分频系数，分频器内部构成边的很复杂，高速响应也较难实现。通用可编程分频器的上限频率为10MHZ左右。 频率合成器的一种实用电路如图5-16所示。这种CMOS锁相环适于低频率合成器。 2．环路的捕捉 从信号的加入到环路锁定以前叫环路的捕捉过程。 3.环路的跟踪 环路锁定以后，如果输入相位φi 有一变化，鉴相器鉴出 φi与φo之差，产生一正比于这个相位差的电压，并反应相位差的极性，经过环路滤波器变换去控制VCO的频率，使φo改变，减少它与 φi 之差，直到保持ωi=ωo，相位差为 φ，这一过程叫做环路跟踪过程。 4.环路的同步带和捕捉带 当输入信号超过同步带范围，PLL将失锁。VCO输出为自由振荡频率 。一旦入锁后，压控频率就等于基准频率，且PLL输出频率 随输入频率而变化，这就称为跟踪。 5.判断环路是否锁定的方法 1）在有双踪示波器的情况下 开始fifo，环路处于失锁状态，加大输入信号频率fi，用双踪示波器观察压控振荡器的输出信号和环路的输入信号，当两个信号由不同步变成同步，且 fi=fo 时，表示环路已经进入锁定状态。 2）单踪──普通示波器 在没有双踪示波器的情况下，在单踪示波器上可以用李沙育图形来判定环路是否处于锁定状态。 第五节 锁相环路的应用? 锁相环路之所以广泛应用于电子技术的各个领域，是由于它具有一些特殊的性能。 1）良好的跟踪特性 2）良好的窄带滤波特性 3）良好的门限特性 一、 集成锁相环芯片极其典型应用 集成锁相环芯片类型较多，现介绍CC4046集成锁相环， CC4046为CMOS单片锁相环电路，工作频率为1MHz。 CC4046和J691其逻辑结构和引出端功能完全相同，仅电参数略有差异。 常用锁相环电路集成电路 EM92600/1 EMC 专用型锁相环HT9286A/B HOLTEK 通用型锁相环 HT9287A/B HOLTEK 专用型锁相环HT9288A/B HOLTEK 专用型锁相环HYL21011S/J HYUNDAI 通用型锁相环HYL21012S/J HYUNDAI 专用型锁相环HYL21014S/J HYUNDAI 专用型锁相环MC145162 MOTOROLA 通用型锁相环 MC145166 MOTOROLA 专用型锁相环MC145167 MOTOROLA 专用型锁相环KS