数字电子技术初玲第18次课边沿触发器课件教学.pptVIP

* 单击此处编辑母版标题样式 单击此处编辑母版文本样式 第二级 第三级 第四级 第五级 * * * 在线教务辅导网： 更多课程配套课件资源请访问在线教务辅导网 烟台汽车工程职业学院 第十八次课 1、边沿触发器的原理 2、边沿触发器的功能 退出 边沿触发器 为何要用边沿触发器？ 同步触发方式存在空翻，为了克服空翻。 边沿触发器只在时钟脉冲CP上升沿或下降沿时刻接收输入信号，电路状态才发生翻转，从而提高了触发器工作的可靠性和抗干扰能力，它没有空翻现象。 边沿触发器主要有维持阻塞D触发器、边沿JK触发器、CMOS边沿触发器等。 18.1 TTL边沿JK触发器 一、电路结构 逻辑符号中“ ^ ”表示边沿触发输入 加小圆圈：表示下降沿有效触发 二、逻辑功能 18.1 TTL边沿JK触发器 特性方程： 为CP下降沿到来后的次态 18.1 TTL边沿JK触发器 直接（异步）置0端 直接（异步）置1端 三 、直接置0端和置1端 18.2 维持阻塞D触发器 一、电路结构 二、逻辑功能与触发方式 18.2 维持阻塞D触发器 ㈠ 逻辑功能 1．设输入D＝1 ⑴ 在CP＝0时，保持 因D＝1，D6输入全1，输出Q6＝0，它使Q4＝1、Q5＝1 ⑵ 当CP由0跃变到1时，触发器置1 在CP＝1期间 ②线阻塞了置0通路，故称②线为置0阻塞线。 ③线维持了触发器的1状态，故称③线为置1维持线 18.2 维持阻塞D触发器 2．设输入D＝0 ⑴ 在CP＝0时，保持 因D＝0，D6输出Q6＝1，这时，D5输入全1，输出Q5＝0 ⑵ 当CP由0正跃到1时，触发器置0 在CP＝1期间 ①线维持了触发器的0状态，故称①线为置0维持线 ④线阻塞了置1通路，故称④线为置1阻塞线。 它的逻辑功能和前面讨论的同步D触发器的相同。因此，它们的特性表、驱动表和特性方程也相同 18.1 TTL边沿JK触发器 2、JK触发器→T′触发器 令J=K=1, T′触发器是T触发器T=1时的特例 T′触发器的特性方程: 将T=1代人JK触发器的特性方程 18.2 维持阻塞D触发器 ㈡ 触发方式——边沿式 维持阻塞D触发器是用时钟脉冲上升沿触发的。因此，又称它为边沿D触发器。 Qn+1= D(CP上升沿到来有效) D信号指CP上升沿到来前的状态 Qn+1为CP上升沿到来后的次态 18.2 维持阻塞D触发器 三、具有直接置0和置1端的维持阻塞D触发器 图所示为上升沿触发的维持阻塞D触发器CT7474的逻辑图 直接（异步）置1端 直接（异步）置0端 四、D触发器构成的T触发器和T′触发器 D触发器→T触发器 (CP上升沿到来有效) 2.D触发器→T′触发器 18.2 维持阻塞D触发器 作业： 边沿触发器 1、第5章自我检查题：题5.1： 5 题5.2： 4 ，7 2、第5章思考题与习题：题5.5 ，5.6 馋死 * 单击此处编辑母版标题样式 单击此处编辑母版文本样式 第二级 第三级 第四级 第五级 * * *