数字系统设计与EDA技术于润伟第4章MAX+plusⅡ开发软件课件教学.pptVIP

第4章 MAX+plusⅡ开发软件 5．元件命名 1）管脚名称 所有的输入输出管脚在输入到编辑区之初，均被系统默认命名为PIN_NAME。 注意：管脚不能使用默认的名称，必须重新命名。 2）节点名称 3）总线名称 6．保存 单击File→save菜单，以Count为文件名，以gdf为扩展名，保存当前文件。 注意：文件名与项目名必须相同且在同一个文件夹下。 4.2.3 编译 1．选择器件 单击Assign→Device选项，打开器件选择对话框。单击Device Family区的下拉按钮，进行器件选择，本例中选择ACEX1K系列；然后在Devices区中选择EP1K30TC144-1可编程逻辑器件，选择完毕后，单击【OK】按钮。 2．编译 单击MAX+plusⅡ→Compiler选项，即可打开编译器。另外，也可以单击File→Project→Save Compiler（保存文件同时编译）选项，系统将把当前设计的若干文件存盘后，自动弹出编译器窗口，单击【Start】按钮，编译器就开始对当前设计进行编译。 编译完成后，系统弹出错误和警告信息统计对话框，单击【确定】按钮。 3．编译过程 编译器是由一系列处理模块构成的，这些模块负责对设计项目的检错、逻辑综合和结构综合。即将设计项目与选择（没有选择，系统会指定一个）的可编程逻辑器件进行适配，同时产生多种用途的输出文件。编译器首先从工程设计文件的层次结构描述中提取信息，包括每个低层次文件中的错误信息，供设计者排除，然后将这些层次构建产生一个结构化的电路原理图文件，并把各层次中所有的文件结合成一个数据包，以便更有效地处理。 4．创建电路符号 单击菜单File→Creat Default Symbol选项，产生Count.sym文件（操作界面没有任何变化）代表现在所设计的电路，该文件可以作为独立的元件供其他设计调用。单击File→Edit Symbol选项，进入Symbol Edit窗口，可以看到所创建的电路符号。 5．创建电路包含文件 单击菜单File→Creat Default Include File选项，产生Count.inc文件，可以供其他VHDL程序编辑时使用。查看时，可单击菜单File→Open选项，在弹出的对话框中，选择Count.inc文件。 4.2.4 仿真 1．建立波形输入文件 单击File→New菜单，打开新建文件类型对话框，选择其中的Waveform Editor File选项，扩展名为scf，然后单击【OK】按钮。 2．加入管脚 单击标题栏的Node→Enter Nodes from SNF选项。 单击【List】按钮，可在Available Nodes Groups区中，看到在当前设计中所使用的输入、输出信号管脚名称。这些信号管脚蓝色高亮度显示，表示被选中。单击【=】按钮，可将这些信号选择到Selected Nodes Groups区，表示可对这些信号进行观测。单击【OK】按钮，MAX+plusⅡ就自动进入了编辑输入信号波形的状态。 单击File→Save选项，将此波形文件按默认名存盘。设计者接下来的任务就是按照对所设计电路的功能、特性的预期，构思一个特定的工作状态来测试系统的性能。因此，要先确定输入信号波形。 3．编辑前设置 单击标题栏的File→End Time…菜单，设定仿真时间。 在Time旁边的空白框中输入适当数值（本例中设置为1000ns，时间单位可以为 ns、us、ms和s）。然后单击【OK】按钮。 单击标题栏的Options→Snap to Grid（对齐网格）和Show Grid（显示网格）两选项，使两选项前面出项对勾，再单击Grid Size（网格大小）选项。 在Grid Size旁边的空白框中输入适当数值，这个时间值就是在测试该电路过程中每个逻辑电平（脉冲）持续的最小时间。 4．波形输入 1）复位信号的设置：单击信号resert，这时可见resert信号全段编辑区变成黑色，单击工具条中的按钮，将其从0ns到1000ns设置为“高电平”，表示复位信号无效。 2）时钟设置：单击Edit→Value→Clock选项，打开时钟参数设置窗口 。 其中：Period是时钟周期、Phese是时钟相位、Duty cycle是占空比，输入50，即选50%占空比，设置完成后，单击【OK】按钮。 单击Name区的时钟信号clk，选中clk后，单击工具条中的时钟信号赋值按钮。 设计者可在对话框内相应的输入区域输入适当的数字设置将用于仿真分析的时钟