现代电子设计技术与综合应用成谢锋孙科学张学军第4章可编程逻辑器件应用技术课件教学.pptVIP

第4章 可编程逻辑器件应用技术 4.1 可编程逻辑器件概述 4.2 VHDL要素 4.2.1 VHDL文字 4.2.2 VHDL中的数据类型 4.2.3 VHDL数据对象 4.2.4 VHDL的运算操作符 4.2.5 VHDL的属性描述 4.2.1 VHDL文字 4.2.2 VHDL中的数据类型 4.2.3 VHDL数据对象 4.2.4 VHDL的运算操作符 4.2.5 VHDL的属性描述 4.3 数字电路设计基本组件及其VHDL模型 4.3.1 多路选择器和译码器的VHDL模型及相关语法 4.3.2 锁存器/触发器/寄存器的VHDL模型及相关语法 4.3.3 串并/并串转换电路的VHDL模型及相关语法 4.3.4 计数器的VHDL模型及相关语法 4.3.5 有限状态机的VHDL描述及相关语法 4.3.1 多路选择器和译码器的VHDL模型及相关语法 4.3.2 锁存器/触发器/寄存器的VHDL模型及相关语法 4.3.3 串并/并串转换电路的VHDL模型及相关语法 4.3.4 计数器的VHDL模型及相关语法 4.4 CPLD/FPGA的设计流程 4.5 用Quartus II完成CPLD/FPGA设计的实例 4.5.1 原理图、文本输入设计方法 4.5.2 原理图、文本混合输入方法 4.5.2 原理图、文本混合输入方法 ⑦ 单击下载标符“Start”按钮，即进入对目标器件FPGA 的配置下载操作。 配置完成后，DE2板上的配置完成指示二极管GOOD变亮。 1．使用“New Project Wizard”命令新建一个工程 图4-39 新建工程设置对话框 图4-40 选择描述文件类型 2．设计输入、编译、仿真 （1）底层设计—2进制计数器：cnt12。 图4-41 项目文件管理菜单 图4-42 工程文件管理对话框 （2）底层设计—2-10进制转换：B_BCD.VHD。 （3）底层设计—七段译码器模块decoder.vhd。 （4）顶层设计—设计计数译码显示。 图4-43 添加器件窗口 图4-9 综合后状态转移图 设计状态机时在结构上通常遵循以下几点： （1）各进程只描述一个状态机； （2）将无关逻辑减至最少； （3）将状态寄存器从其他逻辑中分离出来。一般的模型由两个进程组成，一个进程用来实现时序逻辑电路，另一个进程用来实现组合逻辑电路，如果需要的话，可以使用更多的进程。 1．写出一份设计规范 （1）外部框图。 （2）内部框图及功能模块划分。 （3）确定关键电路时序和模块间接口时序。 （4）定时估计。 （5）设计所需资源的估计和器件封装形式的选择。 （6）功耗目标。 （7）价格目标。 （8）测试程序。 图4-10 基于FPGA/CPLD的数字系统设计流程图 2．设计规范的评估 3．选择器件和工具 4．电路设计与输入 5．功能仿真 6．设计评估 7．综合优化 8．综合仿真 9．实现与布局布线 10．布局布线后仿真与检验 不同阶段的仿真小结： （1）功能仿真主要目的在于验证语言设计的电路结构和功能是否和设计意图相符。 （2）综合后仿真主要目的在于验证综合后电路结构是否和设计意图相符，是否存在歧义综合结果。 （3）布局布线后仿真主要目的是验证是否存在时序违规。 （4）时序仿真既有动态时序分析功能，又有功能验证的功能。 由于时序仿真带有延时信息，因此软件在该仿真时其运算量比功能仿真时要多得多，而且若设计改动较多时，每次功能验证都通过时序仿真来完成的话，极为费时，严重影响设计进度。 因此设计的功能验证应主要由功能仿真来保证，而在同步时序电路设计中，有静态时序分析来分析一个设计是否能满足它的定时要求。 11．最终评估 12．系统集成与测试 图4-11 Quartus II主窗口界面 4.5.1 原理图、文本输入设计方法 1．创建工程 （1）建立工程文件。 图4-12 新建工程向导介绍 图4-13 工程设置 （2）加入工程文件。 （3）设定目标器件。 （4）设定EDA工具。 （5）工程报告。 2．设计输入 （1）VHDL文本输入。 图4-19 新建文件对话框 【例4-14】编辑输入设计文件（counter12.vhd）。 ① 选择原理图输入方式。 （2）原理图输入。 图4-20 图形编辑文件窗口 图4-21 元件选择对话框 ② 放置器件符号。 图4-22 模12计数器电路图 ③ 连线。 ④ 命名引脚。 ⑤ 保存文件。单击工具栏上的 保存按钮，弹出保存文件对话框，输入文件名，