数电：第二单元组合逻辑电.pptVIP

第二章 组合逻辑电路 组合逻辑电路的分析与设计 组合逻辑电路的分析与设计 组合逻辑电路的分析与设计 组合逻辑电路的分析与设计 组合逻辑电路的分析与设计 组合逻辑电路的分析与设计 组合逻辑电路的分析与设计 组合逻辑电路的分析与设计 组合逻辑电路的分析与设计 组合逻辑电路的分析与设计 组合逻辑电路的分析与设计 (2) 二-十进制译码器 将十进制数的二进制编码即BCD码翻译成对应的十个输出信号的电路，叫做二-十进制译码器。因为在一般情况下，BCD码都是由4位二进制代码组成，形成4个输入信号，故常把二-十进制译码器叫做4线-10线译码器。 译码器 (2) 二-十进制译码器 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 输 出 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 A3 A2 A1 A0 输 入 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 译码器 (2) 二-十进制译码器 × × × × × × 0 0 × × × × × × 0 0 × × × × × × 0 0 × × × × × × 0 0 × × × × × × 0 0 × × × × × × 0 0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 输 出 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 A3 A2 A1 A0 输 入 × × × × × × 0 0 × × × × × × 0 0 × × × × × × 0 1 × × × × × × 1 0 译码器 (2) 二-十进制译码器 利用卡诺图化简法，利用约束项，可得表达式： 译码器 2 集成译码器 (1) 3线-8线集成译码器74LS138 译码器 (1) 3线-8线集成译码器74LS138 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 输 出 0 1 0 1 0 × × × 1 0 0 0 0 × × × 0 0 0 0 0 × 1 × 0 0 0 0 0 × × 1 1 1 1 1 1 0 × × 输 入 1 1 1 1 1 1 1 1 0 1 1 0 0 × × × 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 译码器 (1) 3线-8线集成译码器74LS138 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 输 出 1 0 1 1 1 1 0 0 0 0 0 0 1 1 1 输 入 1 1 0 1 1 0 1 0 1 0 1 1 译码器 (1) 3线-8线集成译码器74LS138 由功能表可知，其输出表达式为 译码器 (1) 3线-8线集成译码器74LS138 由功能表推导出，当G1为1，且G2B和G2A均为0时，译码器处于译码工作状态。显然，一个74LS138译码器能产生3变量函数的全部最小项，利用这一点能够方便地实现3变量逻辑函数。 译码器 用一片74LS138译码器实现函数 将3个使能端按允许译码的条件进行处理，即G1接高电平，G2B和G2A接地。函数F的最小项表达式为： 将输入变量X、Y、Z对应变换为C、B、A端，并利用摩根定律进行变换，可得到 译码器 用一片74LS138译码器实现函数 将3个使能端按允许译码的条件进行处理，即G1接高电平，G2B和G2A接地。 译码器 用一片74LS138译码器实现1位减法器 一位减法器能进行被减数Ai与减数Bi和低位向该位的借位信号Ci相减，并根据运算可以得到差Di和该位向高位的借位信号Ci+1。 译码器 用一片74LS138译码器实现1位减法器 1 0 0 1 0 1 1 0 Di 1 0 1 0 1 0 1 0 Ci Ai Bi Ci+1 0 0 0 0 0 1 0 1 1 0 1 1 1 0 0 1 0 0 1 1 0 1 1 1 真值表 译码器 用一片74LS138译码器实现1位减法器 根据真值表写出最小项表达式 译码器 用一片74LS138译码器实现1位减法器 将Ai、Bi、Ci分别对应于译码器的输入C、B、A并进行