微电子器件第三章双极型晶体管的频率特性概要.pptVIP

第三章 双极型晶体管的频率特性 §3.1 晶体管交流电流放大系数与频率参数 §3.2 晶体管的交流特性分析 §3.3 晶体管的高频参数及等效电路 §3.4 高频下晶体管中载流子的输运及中间参数 §3.5 晶体管电流放大系数的频率关系 §3.6 晶体管的高频功率增益 §3.7 工作条件对晶体管fT、KPm的影响 § 3.3 晶体管的高频参数及等效电路 晶体管高频参数是高频特性方程组中的一组参数 一方面，将晶体管的结构参数与四端网络的特性参数相联系 另一方面，通过等效电路反映晶体管内部结构与外电路的关系，使晶体管的CAD及计算机模拟得以实现 目的：高频下晶体管电流放大系数随工作频率变化的物理实质（关系） 方法：利用晶体管的等效电路，逐步分析载流子的运动过程（中间参数） 实质：RC回路对高频信号产生延迟和相移（电容的分流作用） 集电结势垒延迟时间等于载流子穿越空间电荷区所需延迟时间的一半 集电极电流并不是渡越势垒的载流子到达集电极“极板”才产生的，当载流子还在穿越空间电荷区的过程中，就在集电极产生了感应电流 集电极电流是空间电荷区内运动的载流子在集电极所产生的感应电流的平均表现 当信号波长远大于势垒区宽度时，所得结果才成立 交变电流流过集电结势垒区引起其中电荷密度的变化 交变电流流过集电区在串联电阻上产生压降引起集电结势垒电容上电压交变 两者都通过集电结势垒电容的充放电对输出电流分流并产生延迟 两者同时发生在集电结中 交变信号作用下 晶体管各部分电容充放电使载流子运动（信号传输）产生延迟； 充放电电流的分流作用使输出电流幅值下降，电流放大系数下降 发射结势垒电容充放电引起发射效率下降和注入基区的电流延迟 发射结扩散电容充放电使基区输运系数下降和基区渡越延迟 集电结势垒电容因交变电流改变其中电荷密度及 串联电阻上压降改变其两端电压而分别产生集电结势垒渡越延迟和集电极延迟 减薄基区宽度，可采用浅结扩散或离子注入技术。 降低基区掺杂浓度Nb以提高Dnb；适当提高基区杂质浓度梯度以建立一定的基区自建电场。 减小结面积Ae、Ac，以减小结电容。 减小集电区电阻及厚度，采用外延结构，以减小xmc及rcs，但集电区电阻率及外延层厚度的选择要照顾到对击穿电压的影响。 做好Al电极欧姆接触。 注意管壳的设计及选择，以减小杂散电容。 在结构参数均相同时，npn管较pnp管有较高的fT(Dn＞Dp)。 ？ 四、集电区倍增因子与集电极延迟时间 集电极电流在集电极串联电阻上的压降形成电场，该电场促进少子空穴流向集电结，使集电极电流增大。一般情况下可认为集电区倍增因子等于1 输出端交流短路时，集电极串联电阻rcs上的交流压降引起集电结势垒电容CTc两端电压交变，导致其充放电电流对输出电流分流，使输出电流减小 定义集电极衰减因子 集电极截止角频率 集电极延迟时间 集电结势垒输运和集电极延迟同时发生在集电结势垒区中，只是从物理概念上分别讨论 Vbc恒定 （交流短路） rcs 集 电 极 C Inc′ ic iC Tc 图3-28 高频下晶体管中载流子运动示意图 发射效率及 发射结延迟时间 基区输运系数 及基区渡越时间 集电结势垒输运系数 及渡越时间 集电区倍增(衰减)因子 与集电极延迟时间 § 3.5 晶体管电流放大系数与频率的关系 一、共基极运用 其中 二、共发射极运用 （一）β随频率的变化 α是c、b短路 β是c、e短路 图3-29 c、e交流短路的等效电路 代入、整理、化简 比较上两式有 高频端 放大系数幅值与 工作频率成反比 满足-6dB/倍频程 （二）讨论 共发射极截止频率远低于共基极截止频率，特征频率略小于共基极截止频率，随频率增高，β下降的速度比α的下降速度快(早)。 2、ωωβ时，基极电流的主要成分是充、放电电流，而在低频情况下，基极电流主要是复合电流。 共基宽带共射选频 图3-30 ic相移对ib之影响示意图 图3-31 高频下电流向量图 一般最大，是fT的主要限制因素 Wb增大一倍，tb增大4倍 提高基区杂质浓度梯度，增大电场因子?，自建电场的漂移作用将使tb减小；但表面浓度增大将减小Dnb，又使tb增大，故?=2~5 图3-32 基区电场因子对基区渡越时间的影响 1—高斯分布；2—余误差分布；3—指数分布 三、影响fT的因素和提高fT的途径 1、基区渡越时间 2、发射结延迟时间 3、集电结势垒渡越时间 和集电极延迟时间 远小于前两项 特征频率fT是晶体管最重要的也是最实用的高频参数之一，因为它不仅仅是晶体管作电流放大用的最高频率极限，也直接影响着晶体管高频下的功率放大能力和开关特性。因而在设计与制造中总是设法提高其数值。 提高fT的措施 2、共基极本征输出导纳Ycci 输入端交流短路时，输