第3章_门电路1解说.pptVIP

3.1 概述 门电路：实现基本运算、复合运算的单元电路，如与门、与非门、或门 ······ 获得高、低电平的基本原理 正逻辑：高电平表示1，低电平表示0负逻辑：高电平表示0，低电平表示1 二、漏极开路输出门电路（OD门） 为什么需要OD门？ 普通与非门输出不能 直接连在一起实现“线与”！ A B Y C D 1 0 产生一个很大的电流 需将一个MOS管的漏极开路构成OD门。 需加一上拉电阻 A B Y OD输出与非门的逻辑符号及函数式 OD门输出端可直接连接实现线与。 A B Y C D VDD RL ①C＝0、 ，即C 端为低电平（0V）、 端为高电平 （＋VDD）时， T1和T2都不具备开启条件而截止，输 入和输出之间相当于开关断开一样，呈高阻态。 三、CMOS传输门 ②C＝1、 ，即C 端为高电平（＋VDD）、 端为低电平（0V）时，T1和T2至少有一个导通，输入和输出之间相当于开关接通一样，呈低阻态，vo＝vi 。 TG1 TG2 A B Y A=1、B=0时，TG1截止，TG2导通，Y=B =1; ′ TG1 TG2 A B Y A=0、B=1时，TG2截止，TG1导通，Y=B =1; TG1 TG2 A B Y A=0、B=0时，TG2截止，TG1导通，Y=B =0; TG1 TG2 A B Y A=1、B=1时，TG1截止，TG2导通，Y=B =0; ′ , G4输出高电平，G5输出低电平，T1、T2 同时截止，输出呈高阻态； 四、三态门 A Y EN ′ 逻辑符号 1 0 1 1 0 A Y EN ′ 逻辑符号 0 1 0 1 1 1 0 若A=1，则G4、G5输出均为高电平，T1截止、T2导通，Y=0； 若A=0，则G4、G5输出均为低电平，T1导通、T2截止，Y=1； 0 0 0 1 A Y EN ′ A Y EN 低电平有效 高电平有效 三态门有三种状态:高电平、低电平、高阻态。 §3.3.6 CMOS电路的特点 CMOS电路的优点 1. 静态功耗小。 2. 允许电源电压范围宽(3?18V）。 3. 扇出系数大，噪声容限大。 3.5 TTL门电路 §3.5.1 双极型三极管的开关特性 一、双极型三极管的结构 B E C N N P 基极 发射极 集电极 B E C NPN型三极管 P N P 集电极 基极 发射极 B C E B E C PNP型三极管 三极管临界饱和 时的基极电流： ①ui=1V时，三极管导通，基极电流： uo=uCE=VCC-iCRc=5-0.03×50×1=3.5V ②ui=0.3V时，因为uBE0.5V，iB=0，三极管工作在 截止状态，ic=0。因为ic=0，所以输出电压： uo=VCC=5V 截止状态 ui=UIL0.5V uo=+VCC +VCC ＋ － Rb Rc b c e ＋ － ③ui＝3V时，三极管导通，基极电流： uo＝UCES＝0.3V 三极管饱和 饱和状态 iB≥IBS ui=UIH uo=0.3V ＋ － Rb Rc +VCC b c e ＋ － ＋ ＋ － － 0.7V 0.3V ui t uo t +Vcc 0.3V 五、双极型三极管的动态开关特性 加入－VEE的目的是确保即使输入低电平信号稍大于零时，也能使三极管基极为负电位，从而使三极管 可靠截止，输出为高电平。 六、三极管反相器 A Y 集成门电路 双极型 TTL (Transistor-Transistor Logic Integrated Circuit , TTL) ECL NMOS CMOS PMOS MOS型（Metal-Oxide- Semiconductor，MOS） TTL — 晶体管-晶体管逻辑集成电路 MOS — 金属氧化物半导体场效应管集成电路 §3.5.2 TTL反相器 输入级 倒相级 输出级 称为推拉式电路或图腾柱输出电路 一、TTL反相器的电路结构和工作原理 1.输入为低电平（0.2V）时 三个PN结 导通需2.1V 0.9V 不足以让 T2、T5导通 T2、T5截止 1.输入为低电平（0.2V）时 vo vo=5－vR2－vbe4－vD2≈3.4V 输出高电平 2.输入为高电平（3.4V）时 电位被嵌 在2.1V 全导通 vB1=VIH+VON=4.1V 发射结反偏 ?1V 截止 T2、T5饱和导通 2.输入为高电平（3.4V）时 vo =VCE5≈0.3V 输出低电平 可见，无论输入如何，T4和T5总是一管导通而另一管截止。 这种推拉式工作方式，带