集成电路版图设计反相器传输门说课.docVIP

集成电路版图设计反相器传输门说课.doc

  1. 1、本文档共11页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
集成电路版图设计 实验报告 学 院:电气与控制工程学院 班 级: XXXXXXXXXX 学 号: XXXXXXXX 姓 名: XXXX 完成日期: 2015年 1月22日 实验要求 掌握Linux常用命令(cd、ls、pwd等)。 (1)cd命令。用于切换子目录。输入cd并在后面跟一个路径名,就可以直接进入到另一个子目录中;cd..返回根目录;cd返回主目录。 (2)ls命令。用于列出当前子目录下所有内容清单。 (3)pwd命令。用于显示当前所在位置。 掌握集成电路设计流程。 模拟集成电路设计的一般过程: (1)电路设计。依据电路功能完成电路的设计。 (2)前仿真。电路功能的仿真,包括功耗,电流,电压,温度,压摆幅,输入输出特性等参数的仿真。 (3)版图设计(Layout)。依据所设计的电路画版图。一般使用Cadence软件。 (4)后仿真。对所画的版图进行仿真,并与前仿真比较,若达不到要求需修改或重新设计版图。 (5)后续处理。将版图文件生成GDSII文件交予Foundry流片。 掌握Cadence软件的使用 使用Cadence Schematic Editor绘制原理图。 由Schematic产生symbol。 在测试电路中使用Analog Environment工具进行功能测试。 使用Cadence Layout Editor根据原理图绘制相应版图,以0.6umCMOS设计规则为准。 对所设计的版图进行DRC验证,查错并修改。 以PMOS为例,部分设计规则如下:(um) N-Well包含P+Active的宽度:1.8 MOS管沟道最小宽度:0.75 最小长度:0.6 Active区伸出栅极Ploy的最小延伸长度:0.5 Contact最小尺寸:0.6*0.6 Contact与Contact之间的最小间距:0.7 Active包最小尺寸Contact的最小宽度:0.4 非最小尺寸Contact的最小宽度:0.6 Active上的Contact距栅极Poly1的最小距离:0.6 Metal1包最小尺寸的Contact:0.3 Metal1与Metal1之间的最小间距:0.8 二、实验内容 CMOS反相器设计(电路设计、仿真、版图设计、验证) CMOS传输门设计(电路设计、仿真、版图设计、验证) 三、实验结果 1、CMOS反相器 (1)Schematic 当输入端in输入高电平时,MOS管M1截止,M2导通,输出端out输出低电平。当输入端in输入低电平时,MOS管M1导通,M2截止,输出端out输出低电平,即可实现反相功能。 (2)Symbol (3)测试电路 测试结果 由图可看出,当输入端x输入高电平时,输出端y输出低电平,输入端x输入低电平时,输出端y输出高电平,可实现反相功能。 Layout 由设计规则和原理图可得如下图。 2、CMOS传输门 (1)Schematic 当c为低电平时,M0、M1截止;传输门相当于开关断开。当c=vdd,c’=0v时,Vin由0~(vdd-vt)范围变化时M1导通,Vin由(vdd-vt)~vdd范围变化时M0导通,即Vin在0~vdd范围变化时,M0、M1中至少有一个管子导通,使Vout=Vin;传输门相当于开关闭合。 Symbol 测试电路 测试结果 由图可得,当c为低电平,c’为高电平时,Vout无输出,当c为高电平,c’为低电平时,Vout=Vin。可实现传输门功能。 Layout 由设计规则和原理图可得如下图。 问题与解决 在测试电路进行仿真时,每次设置输入信号很麻烦。可以通过直接加信号源来解决。 心得体会 经过两周的集成电路版图设计的学习,我又学习了一项集成电路设计软件——Cadence的使用。Cadence软件功能强大,可以实现电路设计、仿真、版图设计、验证等功能。这两周的学习中遇到很多困难。Cadence软件必须在Linux系统中运行,所以为了方便学习使用,我在电脑上安装了虚拟机来虚拟Linux系统。 这两周的学习中遇到很多困难。在第一天学习使用Linux常用命令时,由于最初只是看书,混淆了一些指令和符号,所以得到的总是command not found,经过老师的示范,我终于清楚命令应该怎么输入和使用。经过半个小时的练习,我已经对Linux常用命令非常熟悉。接下来的Schematic设计以及生成symbol根据书上的内容很容易便学会了,但是在进行仿真的时候又出了问题,虽然看了老师的示范,但是步骤繁多,下课以后完全不会做了,之后看了几遍同学的示范,清楚了每个步骤的目的,发现这个仿真过程和以

文档评论(0)

1112111 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档