译码器及数字选择器.docVIP

电子信息工程 姓名（学号）：段宏坤（20121060177） 译码器和数字选择器 一、实验目的 1、熟悉集成译码器和数字选择器。 2、掌握启程译码器和数字选择器的运用。 3、学习组合逻辑电路的设计。 二、实验仪器及材料 1、双踪示波器 2、器件： 74LS00 二输入端四“与非”门 1片 74LS20 四输入端双“与非”门 1片 74LS139 双2-4译码器 1片 74LS153 双4选1数字选择器 1片 三、实验内容 1、译码器逻辑功能测试： 将 74LS139译码器按图 3.1接线，按表 3.1分别置位输入电平，填输出状态表。 输入 输出 使能 选择 E A1 A0 Y3 Y2 Y1 Y0 H × × 1 1 1 1 L L L 1 1 1 0 L L H 1 1 0 1 L H L 1 0 1 1 L H H 0 1 1 1 输出端Y0： 输出端Y1： 输出端Y2： 输出端Y3： 2、译码器转换 将双 2－4线译码器转换为 3－8译码器。 ⑴、画出转换电路图。 ⑵、在实验箱上接线并验证设计是否正确。 ⑶、设计并填写该 3－8线译码器逻辑功能表，画出输入、输出波形。 电路仿真： 输出端依次从1Y0接到2Y3; 输出端1Y0： 输出端2Y3： 3、数据选择器的测试及应用 ⑴、将双 4选 1数据选择器 74LS153参照图 3.2接线，测试其逻辑功能并填写功能表 3.2。 ⑵、将实验箱上 4个不同频率的脉冲信号接到数据选择器 4个输入端，将选择端置位，使输入端可以分别观 察到 4种不同频率的脉冲信号。 ⑶、分析上述实验结果并总结数据选择器作用。 输出控制 选择端 数据输入端 输出 E A1 A0 D3 D2 D1 D0 Y L × × × × × × 0 H L L × × × L 1 L L L × × × H 1 L L H × × L × 1 L L H × × H × 1 L H L × L × × 0 L H L × H × × 0 L H L L × × × 0 L H L H × × × 1 电路仿真： 4、应用设计 ⑴、用 2－4线译码器 74LS139和少量逻辑门设计一个 1位全减器。列出真值表和卡诺图，画出原理图，在 实验箱上接线并验证设计是否正确。 ⑵、用 4选 1数据选择器 74LS153和少量逻辑门设计一个 1位全加器。列出真值表和卡诺图，画出逻辑图， 在实验箱上接线并验证设计是否正确。 全减器： 输入 输出 A B C Dn Cn+1 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 电路仿真： 输出端Dn： 输出端Cn+1： 全加器： 输入 输出 A B C Ci+1 Si 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 电路仿真： ： 输出端Si： 输出端Ci+1： 五、实验报告 4、总结组合逻辑电路的设计方法。 答：译码器和数据选择器使用体会：在使用这两个集成芯片时，要根据题目要求先列出真值表，再根据真值表写出输出表达式，根据表达式和两个芯片的各自接法画出电路图，最后实际检验。 组合逻辑电路的设计方法：列出真值表，画出卡诺图，求得最简表达式，选择芯片，根据表达式连接电路，实际检验。