第2章INTEL80868088微处理器概览.pptVIP

该CPU系统以8086为核心，外部晶体振荡器产生的振荡信号经8284分频后，作为主频信号CLK提供给8086， 同时，外部来的准备好信号READY和复位信号RESET也经8284A整理后送往8086。 8086的20位地址信号A19~A16，AD15~AD0，以及高位字节允许信号，在地址锁存信号ALE控制下经8282锁存后输出，即为地址总线。 8086的16位数据线AD15~AD0在8286的控制下可以进行双向数据传送，即为数据总线。传送方向由数据收/发控制信号来选择，是否允许传送由数据允许信号控制。其它控制信号均由8086直接输出，即为控制总线。如此，就形成了以8086为核心的三总线结构的CPU系统。 工作原理说明： 2、主要外围芯片的功能 时钟发生器及其与CPU的连接：时钟发生器8284A的引脚功能及其与8086/8088的连接如图2.6所示。 图2.6 8284A的引脚功能及其与8086/8088的连接 CPU 地址锁存器及其与CPU的连接：地址锁存器可使用8282、8283或74LS244、74LS273、74LS373等，它们的内部逻辑及引脚特性如图2.7所示。与8086/8088的连接见最大、最小模式CPU系统结构图。 图2.7 8282、8283、74LS244的内部逻辑及引脚特性 数据总线收/发器及其与CPU的连接 ：数据总线收/发器可使用8286、8287（或74LS245），它们的内部逻辑及引脚特性如图2.8所示。与8086/8088的连接见最大、最小模式CPU系统结构图。 图2.8 8286、8287的内部逻辑及引脚特性 2.2.4 8086/8088的最大模式 1、8086/8088最大模式的典型配置 MN/MX引脚接低电平（或直接接地）时，系统工作于最大模式，?即多处理器模式，适用于中、大型规模的应用。 其中8288为总线控制器。 工作原理说明： 最小模式和最大模式的主要区别在于控制信号的产生，最小模式下的控制信号是由CPU直接产生的，而在最大模式，控制信号由总线控制器8288产生。 引脚上，第24~第31（8088还有第34）引脚的功能在两种模式下是不同的。 图2.9 8086最大模式的典型系统结构 2、多处理器系统 8086/8088的最大模式系统通常为多处理器系统，其中必有一个主处理器8086或8088，其余为协处理器。常用的8086/8088系列协处理器有数值协处理器8087和输入/输出协处理器8089。 图2.10 典型多处理器系统结构 3、总线控制器、协处理器及其与8086/8088的连接 8288是20引脚的DIP芯片，采用TTL工艺。 图2.11 8288的内部结构与外部引脚 8288的引脚信号分为三组：一组为输入状态和控制信号，二组为命令输出信号，三组为输出的总线控制信号。现分别介绍如下。 S2、S1、S0：总线周期状态，输入，来自CPU。 CLK：时钟信号，输入，来自8284A。 AEN：总线允许信号，输入，来自总线仲裁逻辑。 CEN：控制信号允许，输入，来自总线仲裁逻辑。 IOB：总线方式控制端，输入，来自外部硬件。 ALE：地址锁存信号，输出，去锁存器。 MCE/PDEN:总线主模块/局部总线允许控制信号，输出，去系统其它部件。 DEN：数据允许信号，输出，去数据总线收/发器。 DT/R：数据收/发控制信号，输出，去数据总线收/发器。 INTA：中断响应信号，输出，去中断控制器。 AIOWC：I/O端口提前写信号，输出，去I/O接口。 IOWC:I/O端口写信号，输出，去I/O接口。 IORC：I/O端口读信号，输出，去I/O接口。 AMTC：存储器提前写信号，输出，去存储器。 MWTC：存储器写信号，输出，去存储器。 MRDC：存储器读信号，输出，去存储器。 8288与8086的连接关系见8086/8088最大模式典型系统结构图。 8087引脚图见图2.12，它们在8086系统中的连接见图1.10。 图2.12 8087引脚图 2.3 8086/8088的总线操作和时序 2.3.1 8086/8088总线周期的概念 1、T状态： 相邻两个脉冲之间的时间间隔，称为一个时钟周期，又称 T状态（T周期）。 每个T状态包括：下降沿、低电平、上升沿、高电平。 CLK T 2、 总线周期： 8086/8088中一个基本的总线周期由4个时钟周期组