第6章数据域测试概述重点.ppt

* * * 电子测量原理 第*页 第6章数据域测试概述 6.1 数据域测试 6.2 可测性设计 6.3 逻辑分析仪 第6章数据域测试概述 6.1 数据域测试 6.2 可测性设计 6.3 逻辑分析仪 数据：二进制信息 数据域测试： 对数字电路或系统进行故障检测、故障定位和故障诊断，或是检验某数字系统是否具有或保持设计赋予的期望功能 对象：数字电路系统 组合电路 时序电路 故障检测：判断被测系统或电路是否存在故障 故障定位：确定故障的原因、性质和产生位置 故障诊断：故障检测和故障定位合称为故障诊断 固定型故障：用于表达电路中某一信号线的不可控性，即该信号线总是固定在某一逻辑值上。分为固定1故障和固定0故障。 桥接故障：用于表达两根或多根信号线之间的短路故障，分为元件输入端之间的桥接故障和元件输入端和输出端之间的桥接故障（又称为反馈式桥接故障）。 延迟故障：用于表达因电路延迟超过允许值而引起的故障。常表现为电路的逻辑正确但却不能正常工作 暂态故障：分为瞬态故障和间歇性故障。 故障模型分类 数据域测试系统的组成 第6章数据域测试概述 6.1 数据域测试 6.2 可测性设计 6.3 逻辑分析仪 可测性设计出现的背景 传统设计主要关注系统逻辑功能 VLSI芯片集成度越来越高，测试越来越困难，测试成本越来越高 解决方法：可测性设计 可测性设计研究的问题 什么样的结构容易作故障诊断？ 什么样的系统，测试时所用的测试矢量数量少，产生起来又比较方便？ 测试点和激励点设置在什么地方，设置多少，才能使测试比较方便，而开销又比较少？ 内建自测试（BIST） 思想：将测试作为系统的一个功能，做在系统中，使数字系统具有自己测试自己的能力 方法：将测试激励和对测试响应的分析集成在被测系统或芯片中 边界扫描技术 第6章数据域测试概述 6.1 数据域测试 6.2 可测性设计 6.3 逻辑分析仪 通道数量不同。示波器一般最多可同时观察4路信号的时间波形，而逻辑分析仪则拥有32到136等多个通道； 示波器给出的是时域波形的完整信息，而逻辑定时分析仪仅显示逻辑状态随时间的变化，而不是真正被测信号的波形，即不反映被测信号的幅度、边沿、上冲和噪声等模拟量，当逻辑分析仪针对输入信号取样时，它会根据信号相对于电压门限的高低，存储“1”或“0”值。 逻辑分析仪与示波器的区别 组成：数据捕获、数据显示 逻辑分析仪的组成 逻辑分析仪的应用场合 逻辑分析仪显示的波形真实地反映了被测信号的时序关系，可以准确地测量各信号间的相对时间关系,绝对时间和信号时延，其常用于硬件调试，硬件/软件联调。 替代示波器监视许多通道间的时序关系 提供比示波器更强有力(或示波器不具备)的触发能力 分析多个不同总线信号(地址线、数据线、控制线) 检测通道,毛刺, 时钟偏差问题 准确的脉宽和边沿到边沿测量,发现定时问题 与示波器联合观测，揭示信号完整性问题 逻辑分析仪的触发方式 组合触发： 多通道信号的组合作为触发条件，每个通道的触发条件可为： “ 1 ”、“ 0 ”、“ x ” 例如：8个通道的组合触发条件设为 “011010X1”，则该8个通道中出现数据：时均触发。 延迟触发：搜索到触发字时，并不立即跟踪，而是延迟一定数量的数据后才开始或停止存储数据，它可以改变触发字与数据窗口的相对位置。 序列触发：多个触发字的序列作为触发条件，当数据流中按顺序出现各个触发字时才触发。 手动触发（随机触发）：无条件的人工强制触发，因此观察窗口在数据流中的位置是随机的。 每个通道的信号用一个伪方波显示，多个通道同时显示。 逻辑分析仪的波形显示 * * * * * * * * * * * * * * 电子测量原理 第*页 * * * * * * * * * * * * * * * * *