五VHDL的LOOP语句.pptVIP

第五讲 VHDL硬件描述语言_3 教学课时：2学时 教学内容： 1、VHDL语句（1学时） loop语句 next语句 exit语句 wait语句 null语句 2、实例演示（1学时） loop语句 LOOP语句就是循环语句，它可以使包含的一组顺序语句被循环执行，其执行的次数受迭代算法控制。在VHDL中常用来描述迭代电路的行为。 1.单个LOOP语句 单个LOOP语句的书写格式如下： [标号:] LOOP 顺序语句 END LOOP[标号]； 这种循环语句需引入其他控制语句（如EXIT）后才能确定，否则为无限循环。其中的标号是可选的。 例2：8位奇偶校验电路的WHILE_LOOP设计形式. 思考题1： 用VHDL设计一个8-3线优先编码器，输入信号为A、B、C、D、E、F、G、H，输出信号为out0,out1,out2.输入信号中A的优先级最低，依次类推，H的优先级最高。 方法1：使用条件赋值语句。 格式： 赋值目标=表达式1 when 赋值条件1 else 表达式2 when 赋值条件2 else ...... 表达式n; next语句 NEXT语句的书写格式为： NEXT[标号][WHEN 条件]