组合逻辑电路().pptVIP

常用的组合逻辑电路 编码器 译码器 数据选择器 数据分配器 数值比较器 算术运算电路 二进制加法器 二进制减法器 二进制乘法器 算术逻辑单元 奇偶校验电路 4.3 编码器 为了区分一系列不同的事物，将其中的每个事物用一个二值代码表示，这就是编码。其目的是为了便于运算或处理、易于保密或识别等。例如在座各位同学的学号。 实现编码的数字电路称为编码器(Encoder)。 编码器是组合逻辑电路中的一种类型，虽然可以由逻辑门构成，但已有中规模集成电路芯片。 4.3 编码器 编码器的逻辑功能是把输入的每一个高、低电平信号编成一组对应的代码。 针对二进制编码的组合电路称为二进制编码器。 而对十进制数进行编码时常用BCD码，与之相应的编码器称为二-十进制编码器。 普通编码器：任何时刻只允许输入一个编码信号，输入有约束。 优先编码器：允许多个输入同时出现，但只对优先级最高的信号进行编码。 4.3 编码器 二进制编码器是编码器中常见的一种，由于n位二进制代码有2n个取值组合，可以表示2n种信息，因此二进制编码器的输入信号个数N与输出二进制数位数n的关系满足N≤2n，故通常编码器的输入端比输出端个数多。 4.3 编码器 普通编码器在编码过程中要求在任何时刻只能对一个输入信号进行编码，否则输出将发生混乱。 编码器的输出代码可以是原码形式，也可以是反码形式，原码指的是与十进制数数值对应的二进制码，而把原码各位值取反得到的码称为反码。 【例4-4】 A0 A1 A2 A3 A4 A5 A6 A7 Y2 Y1 Y0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1 【例4-4】 试用小规模集成电路设计一个输入为低电平有效、输出为反码的3位二进制编码器。 解：3位二进制编码器可以有8个输入信号。设A0 ，A1 ，…，A7分别为低电平有效的8个输入信号；Y0、Y1和Y2为3位输出代码，其构成的编码表示为Y2 Y1 Y0。 根据题意列出真值表如表4-3所示。 【例4-4】 A0 A1 A2 A3 A4 A5 A6 A7 Y2 Y1 Y0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 0 1 0 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 例4-4的真值表 【例4-4】 由编码真值表可知，在A0 ~A7 的8个输入编码信号中，在同一个时刻只能对一个请求的信号进行编码，否则输出的二进制代码会发生混乱，即A0 ~A7是相互排斥的。故输出函数为取值为1的对应输入变量的逻辑值为0。 由真值表写出输出函数表达式为 Y0=(A0)+(A2)+(A4)+(A6)= (A0 A2 A4 A6) Y1=(A0)+(A1)+(A4)+(A5)= (A0 A1 A4 A5) Y2=(A0)+(A1)+(A2)+(A3)= (A0 A1 A2 A3) 由与非门组成的3位二进制编码器的逻辑电路图如图所示。 【例4-4】 由与非门组成的3位二进制编码器的逻辑电路图如图所示。 Y2 Y1 Y0 A1 A2 A3 A4 A5 A6 A7 A0 4.3.2 二进制优先编码器 优先编码器（Priority Encoder）电路中，允许在多个输入端同时输入有效编码信号，但电路根据规定好的优先顺序，只选择其中优先级别最高的有效输入信号进行编码。 这种编码器广泛应用于计算机系统中的中断请求和数字控制的排队逻辑电路中。 4.3.2 二进制优先编码器 如图4-10为4线-2线优先编码器。4个输入端A0~A3，其中A3具有最高优先级别， A0的优先级最低；若存在多个有效输入，则输出Y1、Y0为最高优先级有效输入的编码；输出使能EO为一标志信号，当没有有效输入时，EO输出为低电平。 图4-10 4线-2线优先编码器框图 4.3.2 二进制优先编码器 4线-2线优先编码器的真值表如表4-4所示。 A3 A2 A1 A0 Y1 Y0 EO 0 0 0 0 1 × × × 0 1 × × 0 0 1 × 0 0 0