第2章微处理器功能结构讲解.ppt

计算机学院 体系结构中心 80x86存储器管理 实模式：使用20位物理地址、单任务工作方式、独占系统所有资源。存储器空间为00000H~FFFFFH。 DOS系统要求实模式 保护模式：工作在系统所提供地址、多任务方式下，根据本任务的特权级请求使用系统资源 计算机学院 体系结构中心 实模式存储器地址 物理地址：每个存储单元具有一个唯一的20位地址 逻辑地址：由段基址和偏移地址构成 段基址：每一段的起始地址，其低4位为0。每一段最大为64KB。 偏移地址：在段内相对于段基址的偏移值 计算机学院 体系结构中心 实模式存储器寻址（1） 20位物理地址变= 段地址（16位）×16d + 偏移地址（16位） 最大64KB 段基址 所选存储单元 00000 FFFFF 1000 0 0 15 F000 0 15 + 1F000 段内偏移 段寄存器 段的起始地址必须从一小段（paragraph）的首地址开始， 即最低4bit为0 分 段 与 偏 移 逻辑地址 计算机学院 体系结构中心 实模式存储器寻址（2） 分段寻址允许数据和地址的重定位 OS能够在运行时刻分配段地址 00000 FFFFF 1000 0 15 20F0 段寄存器 3400 4900 10000 20F00 34000 49000 存储器 CS DS SS ES 存储器分段 附：计算机硬件系统 计算机学院体系结构中心 输入设备 输出设备 入出接口和总线 外存设备 主存储器 高速缓存 控 制 器 运 算 器 存储器作用 存储器是计算机中用来存放程序和数据的部件，是Von Neumann结构计算机的重要组成。 1937年，图灵提出存储程序概念，图灵机使计算机走向通用。 程序和数据的特点 源程序、汇编程序、机器语言程序 各种类型的数据 其共同点是：二进制数串 计算机学院体系结构中心 存储器要求 能够有两个稳定状态来表示二进制中的“0”和“1” 容易识别 两个状态能方便地进行转换 几种常用的存储介质 磁介质、触发器、电容、光盘 计算机学院体系结构中心 与其它部件之间的关系 是计算机中存储正处在运行中的程序和数据(或一部分) 的部件， 通过地址、数据、控制三类总线与CPU或与其它部件连接 计算机学院体系结构中心 CPU Main Memory 主 存 Read Data Bus k位 Address Bus n位 Write Ready 存储器的习惯分类 易失性半导体存储器统称为RAM 非易失性的半导体存储器统称为ROM RAM可以分为： 静态RAM（SRAM） 动态RAM（DRAM） ROM可以分为： 掩膜ROM（MASK ROM） 可编程ROM（PROM） 一次性可编程ROM（OTP ROM） 可擦除PROM（EPROM） 紫外线擦除EPROM（UV EPROM） 电擦除EPROM（EEPROM，E2PROM） 闪速存储器（FLASH ROM） 计算机学院体系结构中心 * * 计算机学院体系结构中心 * 计算机学院体系结构中心 * * * 计算机学院体系结构中心 * 计算机学院体系结构中心 * 计算机学院体系结构中心 * 计算机学院体系结构中心 * 计算机学院体系结构中心 第2章 微处理器功能结构 2.1 8086微处理器内部结构 计算机学院 体系结构中心 8086CPU内部结构（1） 总线接口部件BIU 形成访问存储器和I/O设备的地址，完成指令预取，存放运算结果。包括： 地址加法器 专用寄存器组 指令队列 总线控制电路 执行部件EU 负责执行指令。包括： 算术逻辑单元ALU 计算机学院 体系结构中心 8086CPU内部结构（2） 标志寄存器FR 通用寄存器组 EU控制器 EU和BIU可并行工作，以提高系统的处理速度 计算机学院 体系结构中心 8086CPU内部结构框图 AX BX CX DX SP BP DI SI 暂存器 ALU 标志寄存器 EU 控制器 CS DS SS ES IP 内部寄存器 ? 总线 控制 逻辑 指令队列 BIU EU Data Bus 16 bit Address Bus 20 bit 外部总线 通用寄存器组 专用寄存器组 计算机学院 体系结构中心 指令的执行过程 从CS:IP指向的地址取指令，然后CS:IP指向下一条指令 执行该指令 例：ADD AX，BX； AX←AX+BX （1）取指：BIU将指令从内存取到指令队列 （2）译码：EU控制器发出控制信号，将AX，BX寄存器的内容送到ALU的两个输入端 （3）执行：ALU执行加法运算，置标志寄存器的相关位 （4）写回：在控制信号的作用下，将加法结果送入AX 2.2 8086的寄存器结构 计算机学院 体系结构中心 80x8