- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
Xilinx ISE 批处理
最近在研究modelsim命令行仿真时想,仿真可以用命令行,批处理的方式,那综合呢,布局布线呢?经过查证是可以的。
下面就介绍ISE通过命令行,批处理的方式实现综合,布局布线等工作。
一、首先要将在你的环境变量中添加路径,也就是你所用到的应用程序的路径,我现在用的版本是ISE12.4版本,安装目录在D盘,所以建立一个PATH的环境变量,也即PATH=D:\Xilinx\12.4\ISE_DS\ISE\bin\nt\。如下图所示:
*建立环境变量的作用就是可以在任何目录下DOS窗口下直接使用path所制目录下应用程序。
二、建立工程文件夹,工程的目录结构并添加所需文件。
以ise下面自带的例子工程watchver为例,经整理后变成如下形式的目录结构:
其中rtl中放置所有hdl代码,其中包括ipcore下的代码。ngc放置ip的网表文件。prj放置批处理文件run.bat,stopwatch.xst,stopwatch.prj,stopwatch.ut。ise放置程序运行过程中产生的零时文件,以及最后生成的bit文件。
首次建立工程时我们可以打开GUI界面程序,建立一个工程,设置好综合等工作需要的参数。然后开始综合,布局布线等工作。然后我们将文件夹下生成的stopwatch.xst,stopwatch.prj,stopwatch.ut文件拷贝到prj目录下。(如果你熟知.xst文件和.ut文件的配置也可以不走这一步,或者这一次之后,所有的工程都可以通过修改这次的一些文件即可)
stopwatch.prj 文件是该工程所包含的所有好多了文件的路径,可以用记事本打开。stopwatch .xst 是综合时需要的参数。
stopwatch.ut 是生成bit文件时所要的参数。
Xlinx下面相关命令的介绍XST:例如:xst -intstyle silent -ifn ../prj/%ProjectName%.xst -ofn %ProjectName%.syrNGDBuild: 把所有的netlist和design constraint合并到一起,生成一个ngd文件供map工具使用。NGDBuild的报告文件是后缀名为“.bld”的文件。ngdbuild -intstyle silent -dd _ngo -sd ../ngc -nt timestamp -uc ../ucf/%ProjectName%.ucf -p %FpgaType%-%Package%-%Speed% %ProjectName%.ngc %ProjectName%.ngdMAP:MAP命令是将NGDBuild命令所生成的ngd文件,映射到具体的FPGA器件里面去。MAP将产生一个NCD文件供PAR使用。MAP的报告文件是后缀名为“.mrp”map -intstyle silent -p %FpgaType%-%Package%-%Speed% -cm area -ir off -pr off -c 100 -o %ProjectName%_map.ncd %ProjectName%.ngd %ProjectName%.pcf
PAR: PAR的报告文件是后缀名为“.mrp”par -w -intstyle silent -pl high -rl high -xe n -t 1 %ProjectName%_map.ncd %ProjectName%.ncd %ProjectName%.pcf
TRCE:用来产生timing report。TRCE会分析你的设计产生一个后缀名为“.twr”的时序报告。你可以用任何文本工具打开它,也可以用xilinx的 Timing Analyzer。Bitgen:Bitgen用来programming file。注意此时需要相应的“*.ut”配置文件,相关的配置文件必须先写好。
其他相关命令和相关的参数可以查看xlinx的文档devref.pdf
三、以上准备工作完成后,就开始写批处理文件run.bat
run.bat文件内容如下:
@echo off
rem 工程文件文件名 stopwatch
set ProjectName=stopwatch
rem 器件类型 xc3s1000
set FpgaType=xc3s1000
rem 封装类型 fg456
set Package=fg456
rem 器件速度 4
set Speed=4
rem 路径转换到ise文件夹下,所有的临时文件都生成在该文件夹下
cd ..\ise
rem 开始综合
echo Started : Synthesize
文档评论(0)