版图的匹配和抗干扰设计题稿.ppt

版图设计准则(‘Rule’ for performance) 匹配 抗干扰 匹配设计 在集成电路中，集成元件的绝对精度较低，如电阻和电容，误差可达±20%~30% 由于芯片面积很小，其经历的加工条件几乎相同，故同一芯片上的集成元件可以达到比较高的匹配精度，如1%，甚至0.1% 模拟集成电路的精度和性能通常取决于元件匹配精度 匹配设计 失配：测量所得的元件值之比与设计的元件值之比的偏差 归一化的失配定义： 设X1, X2为元件的设计值，x1, x2为其实测值，则失配δ为： 匹配设计 失配δ可视为高斯随机变量 若有N个测试样本δ1, δ2, …, δN，则δ的均值为： 方差为： 匹配设计 称均值mδ为系统失配 称方差sδ为随机失配 失配的分布： 3δ失配： | mδ |+3 sδ 概率99.7% 匹配设计 失配的原因 随机失配：尺寸、掺杂、氧化层厚度等影响元件值的参量的微观波动(fluctuation) 随机失配可通过选择合适的元件值和尺寸来减小 系统失配：工艺偏差，接触孔电阻，扩散区相互影响，机械压力，温度梯度等 系统失配可通过版图设计技术来降低 匹配设计 随机统计波动 (Fluctuations) 周围波动(peripheral fluctuations) 发生在元件的边沿 失配随周长的增大而减小 区域波动(areal fluctuations) 发生在元件所覆盖的区域 失配随面积的增大而减小 匹配设计 电容随机失配 两个大小均为C的电容的失配： Kp和ka分别为周围波动和区域波动的贡献，均是常量 一般地，电容失配与面积的平方根成反比，即容量为原来2倍，失配减小约30% 不同大小电容匹配时，匹配精度由小电容决定 匹配设计 电阻随机失配 两个阻值为R、宽度为W的电阻的失配： Kp和ka分别为周围波动和区域波动的贡献，均是常量 一般地，电阻失配与宽度成反比，即阻值为原来2倍，失配为原来的一半 不同阻值的电阻，可通过调整宽度来达到相同的匹配精度 匹配设计 晶体管匹配：主要关心元件之间栅源电压（差分对）和漏极电流（电流镜）的偏差 栅源电压失配为： 漏极电流失配为： 匹配设计 晶体管随机失配 在良好的版图设计条件下 阈值电压 跨导 均与栅面积的平方根成反比 匹配设计 系统失配 工艺偏差(Process Bias) 在制版、刻蚀、扩散、注入等过程中的几何收缩和扩张，所导致的尺寸误差 接触孔电阻 对不同长度的电阻来说，该电阻所占的分额不同 多晶硅刻蚀率的变化(Variations in Polysilicon Etch Rate) 刻蚀速率与刻蚀窗的大小有关，导致隔离大的多晶宽度小于隔离小的多晶宽度 扩散区相互影响 同类型扩散区相邻则相互增强，异类型相邻则相互减弱 匹配设计 系统失配 梯度效应 压力、温度、氧化层厚度的梯度问题，元件间的差异取决于梯度和距离 匹配设计 系统失配例子 ——电阻 电阻设计值之为2：1 由于poly2刻蚀速度的偏差，假设其宽度偏差为0.1u，则会带来约2.4%的失配 接触孔和接头处的poly电阻，将会带来约1.2%的失配；对于小电阻，失配会变大 匹配设计 系统失配例子 ——电容 匹配设计 降低系统失配的方法 元件单元整数比 降低工艺偏差和欧姆接触电阻的影响 加dummy元件 保证周围环境的对称 匹配元件间距离尽量接近 公用重心设计(common-centroid) 减小梯度效应 匹配元件与其他元件保持一定距离 减小扩散区的相互影响 匹配设计 降低系统失配的例子 加dummy的电阻匹配 匹配设计 降低系统失配的例子 一维公用重心设计 二维公用重心设计 匹配设计 降低系统失配的例子 单元整数比(R1:R2=1:1.5) 均匀分布和公用重心 Dymmy元件 匹配设计 降低系统失配的例子 单元整数比(8:1) 加dummy元件 公用重心布局 问题：布线困难，布线寄生电容影响精度 匹配设计 降低系统失配的例子 方向一致 加dummy保证周围环境对称 匹配设计 降低系统失配的例子 加dummy保证多晶刻蚀速率一致 匹配设计 降低系统失配的例子 加dummy导线保持环境对称 公用重心以减小梯度效应 匹配设计 降低系统失配的例子 叉指结构 交叉耦合结构 匹配设计 降低系统失配的例子 匹配晶体管与其他晶体管保持相当距离，以免引起背栅掺杂浓度的变化，导致阈值电压和跨导的变化 抗干扰设计 数模混合电路的版图布局 屏蔽 滤波 抗干扰设计 数模混合集成电路中的版图布局 模拟和数字电源地的分离 模拟电路和数字电路、模拟总线和数字总线尽量分开而不交叉混合 根据各模拟单元的重要程度，决定其与数字部分的间距的大小次序 抗干扰设计 电容的屏蔽 抗干扰设计 敏感信号线的屏蔽 抗