集成计数器LS的使用.pptVIP

　 六、实验报告要求 1.整理实验电路。 2.设计一个秒时钟计数(1-60)、译码显示电路，画出逻辑电路图。 * 华东理工大学信息学院电信系 集成计数器74LS192的使用 74LS192是同步可拟计数器，具有双时钟输入，并具有清除和置数等功能 同步十进制计数器——74LS192集成计数器 ▲ 逻辑符号 d0 d1 d2 d3 加 计 数 减 计 数 保 持 0 0 0 0 0 0 × × d0 d1 d2 d3 1 0 ↑ 1 × × × × 1 0 1 ↑ × × × × 1 0 1 1 × × × × × 1 × × × × × × Q0 Q1 Q2 Q3 RD CU CD D0 D1 D2 D3 输 出 输 入 ▲ 74LS192功能表 各引脚功能符号的意义： D0~D3：并行数据输入端 Q0~Q3：数据输出端 CU：加法计数脉冲输入端 CD：减法计数脉冲输入端 RD ：异步置 0 端（高电平有效） ：置数控制端（低电平有效） ：加法计数时，进位输出端（低电平有效） ：减法计数时，借位输出端（低电平有效） ▲ 74LS192 的时序图分析 RD ：异步置 0 端。计数器复位。 置 零 0 0 0 0 ：置数控制端（低电平有效） 。 1 1 1 0 CD为高电平，计数脉冲从CU端输入。 :进位输出; :借位输出。 CU为高电平，计数脉冲从CD端输入。 1 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 三、实验内容及步骤 1、利用一块74LS192作十进制0～9加法计数。 2、用两块74LS192组成二位计数脉冲上升沿触发的计数电路，作十进制数0～99计数。 3、用计数器的预置BCD码的输入端和预置数装入端设计一个22进制和特殊15进制（1-15）的计数器，并验证该电路的正确性。 图 六进制计数 用两个 74LS192 构成 100 进制计数器 计数器的级联使用 利用进位输出控制高一位的CPU端构成的加数级联图 计数开始时，先在RD 端输入一个正脉冲，此时两个计数器均被置为 0 状态。此后在 端输入“1”，RD 端输入“0”，则计数器处于计数状态。 在个位的74LS192(1)的CU 端逐个输入计数脉冲CP，个位的74LS192开始进行加法计数。在第10个CP脉冲上升沿到来后，个位74LS192的状态从1001→0000，同时其进位输出 从0→1。 ▲ 利用74LS192实现100进制计数器 (想一想) 将多个74LS192级联可以构成高位计数器。 例如：用两个74LS192可以组成100进制计数器。 此上升沿使十位的74LS192(2)从0000开始计数，直到第100个CP脉冲作用后，计数器由1001 1001恢复为0000 0000，完成一次计数循环。 特殊12进制计数器1-12