ActiveHDL进阶讲稿.pptVIP

电子设计自动化技术 授课教师：王忆文 电子设计自动化技术Active-HDL进阶 Active-HDL FPGA Express / ISE ISE Active-HDL Design Entry Tools HDL Editor （HDE） Block Diagram Editor （BDE） State Diagram Editor （FSM） Training Introduction 一个简单频率计的设计（带BCD计数器、LED数码管显示编码） 频率计的基本原理：将输入信号频率与基准时钟频率进行比较 频率计的测量使能：即测量状态下START信号为‘1’ 该设计采用3三种描述模式： HDL编辑器 (HDE) 框图编辑器 (BDE) 状态图编辑器(FSM) 简单频率计框图 频率计主要模块 The following blocks are used in the design: Top_frqm -- 顶层设计（BDE） HEX2LED -- LED数码管显示编码模块 （HDE） CNT_BCD -- 4位十进制BCD计数器模块 （BDE） (包含 AND2和 CNT_4b俩子模块) CONTROL -- 频率计控制模块 （FSM） 创建Project (New Design) In the Type the design name field, enter FRQ_METER 设计环境调整 在Design Browser 点鼠标右键选择 New Folder 选项可以创建自己的文件夹 新文件夹省却名为“Folder 1”、“Folder 2”等, 可以自行改名 比如，我们可以创建名为FUNCTIONAL的文件夹，以便归档我们接下来的设计 Top_frqm -- 顶层设计（BDE） HEX2LED -- LED数码管显示编码模块 （HDE） CNT_BCD -- 4位十进制BCD计数器（BDE） (包含 AND2和 CNT_4b俩子模块) CONTROL -- 频率计控制模块（FSM） 设计内容 1.2 创建HEX2LED显示模块 HEX2LED architecture: 用 Language Assistant功能 调取Language Assistant窗口：Tools | Language Assistant 选择Synthesis templates / HEX2LED Converter，用Use 选项将代码放入 architecture 的begin 与 end之间. Note: The code is inserted where the cursor is located in your file. Check this before you invoke the use command. 1.3 创建HEX2LED显示模块 Save the HEX2LED.VHD file ( Ctrl+S ) 鼠标选中HEX2LED.VHD拖进FUNCTIONAL文件夹 打开在FUNCTIONAL文件夹中的HEX2LED.VHD， 编译 ( F11 ) Top_frqm -- 顶层设计（BDE） HEX2LED -- LED数码管显示编码模块（HDE） CNT_BCD -- 4位十进制BCD计数器 （BDE） 包含两个底层子模块 CNT_4b（HDE） AND2 （HDE） CONTROL -- 频率计控制模块（FSM） 设计内容 2. CNT_BCD 计数器模块描述 CNT_BCD是一个同步BCD计数器。 CLK – 系统时钟 GATE – 计数器使能端 RESET – 非同步RESET BCD_A, BCD_B, BCD_C, BCD_D 2.1 CNT_4b 子模块描述(HDE) architecture CNT_4B of CNT_4B is signal Qint: STD_LOGIC_VECTOR(3 downto 0); begin process (CLK, RESET) begin if RESET = 1 then Qint = (others = 0); elsif CLK=1 and CLKevent then if ENABLE = 1 then if Qint = 9 then Qint = (others = 0); els