电子综合设计多功能抢答器大学学位论文.doc

电子综合设计 基于FPGA的四路智能抢答器 目录 设计目的 抢答器的特点 设计的内容要求设计的内容要求设计一个智力抢答，可同时名选手参加比赛，对应个抢答按钮。 本次设计中使用了LB1板子上的资源有：四个按键，4个led灯，6个数码管，蜂鸣器，芯片138，芯片244. 五、软件流程图 流程说明：首先，下载程序后显示开机动画；当打开运行开关后，显示主界面，通过配置开关来控制LCD的分页。LCD液晶屏主要显示五个分页，包括开机动画、组员和老师介绍、问题提问、分数显示及胜利选手恭喜界面。而抢答器的控制流程具体如下，首先在开始时clear和start按键置低，准备比赛开始；选择题目，四组选手通过四个按键进行抢答。抢答前有3秒准备时间，时间结束后开始抢答，否则视为犯规，自动扣一分；且抢答犯规者的LED灯闪亮，抢到者的LED灯常亮。选手抢到后，有8秒的回答时间，通过小键盘输入选择答案，由裁判主持人进行答案的判断和加减分控制；如8秒结束后选手为作答，则自动扣一分，并显示出正确答案。每轮问题结束后，自动统计每组选手和分数。Clear按键按下，重新开始下一轮提问，start按键按下，开始抢答。当比赛结束后，开关控制显示最高分者为胜出，有胜出界面，同时播放语音恭喜音乐。 六、系统电路图： 七、系统各模块设计分析： 1.分频模块 该模块对50MHZ的时钟分频，给其他模块提供相应的参考时钟， 2.去抖模块 由于机械按键会产生抖动，而抖动的上下沿在数字系统中比较敏感，容易产生毛刺甚至使系统产生无法预料的结果。所以必须进行按键去抖。 仿真波形： 3.控制模块 仿真波形： 4.延迟模块 仿真波形： 5.蜂鸣器 该模块实现蜂鸣器报警提醒功能。 仿真波形： 6.显示模块 该模块为显示LED显示模块。通过动态扫描同时显示几位LED。其中输出led_a—led_g及dp段选，led_wei[5..0]为位选码，控制焊接的4个数码管来显示各组的分数，另外2个显示时间 仿真波形： 八、原程序代码： 1.分频模块： library ieee; use IEEE.STD_LOGIC_1164.ALL; ENTITY CLOCK IS PORT(CLK_50MHz:IN STD_LOGIC; CLK_1MHZ:OUT STD_LOGIC; CLK_2KHZ:OUT STD_LOGIC; CLK_1KHZ:OUT STD_LOGIC; CLK_100HZ:OUT STD_LOGIC; CLK_5HZ: OUT STD_LOGIC; CLK_1HZ: OUT STD_LOGIC ); END; ARCHITECTURE BEHAV OF CLOCK IS SIGNAL Q1,Q2,Q3,Q4,Q5,Q6 : STD_LOGIC; SIGNAL COUNT1: INTEGER RANGE 25 DOWNTO 0; SIGNAL COUNT2: INTEGER RANGE 12500 DOWNTO 0; SIGNAL COUNT3: INTEGER RANGE 25000 DOWNTO 0; SIGNAL COUNT4: INTEGER RANGE 250000 DOWNTO 0; SIGNAL COUNT5: INTEGER RANGE 5000000 DOWNTO 0; SIGNAL COUNT6: INTEGER RANGEDOWNTO 0; BEGIN PROCESS(CLK_50MHz) BEGIN IF CLK_50MHzEVENT AND CLK_50MHz=0THEN IF COUNT1=24 THEN COUNT1=0; Q1=NOT Q1; ELSE COUNT1=COUNT1+1; END IF; ------------------------------------------ IF COUNT2=12499 THEN COUNT2=0; Q2=NOT Q2; ELSE COUNT2=COUNT2+1; END IF; ----------------------------------