第5章时钟系统和低功耗结构讲述.pptxVIP

合肥工业大学DSP及MSP430实验室 MSP430单片机原理与应用 /msp430 第五章 MSP430单片机时钟系统和低功耗结构 在MSP430单片机中，时钟系统不仅可以为CPU提供时序，还可以为不同的片内外设提供不同频率的时钟。MSP430单片机通过软件控制时钟系统可以使其工作在多种模式下，包括1种活动模式和7种低功耗模式。通过这些工作模式，可合理地利用系统资源，实现整个应用系统的低功耗。时钟系统是MSP430单片机中非常关键的部件，通过时钟系统的配置可以在功耗和性能之间寻求最佳的平衡点，为单芯片系统与超低功耗系统设计提供了灵活的实现手段。本章重点讲述MSP430单片机的时钟系统及其低功耗结构。 5.1 时钟系统 1．时钟系统结构 （1）5个时钟来源 时钟系统模块具有5个时钟来源。 ① XT1CLK：低频/高频振荡器，可以使用32768Hz的手表晶振、标准晶体、谐振器或4～32MHz的外部时钟源； ② VLOCLK：内部超低功耗低频振荡器，典型频率12kHz； ③ REFOCLK：内部调整低频参考振荡器，典型值为32768Hz； ④ DCOCLK：内部数字时钟振荡器，可由FLL稳定后得到； ⑤ XT2CLK：高频振荡器，可以是标准晶振、谐振器或4～32MHz的外部时钟源。 （2）3个时钟信号 时钟系统模块可以产生3个时钟信号供CPU和外设使用。 ① ACLK：辅助时钟（Auxiliary Clock）。可以通过软件选择XT1CLK、REFOCLK、VLOCLK、DCOCLK、DCOCLKDIV或XT2CLK（当XT2CLK可用时）。DCOCLKDIV是FLL模块内DCOCLK经过1/2/4/8/16/32分频后获得的。ACLK主要用于低速外设。ACLK可以再进行1/2/4/8/16/32分频，ACLK/n 就是ACLK 经过1/2/4/8/16/32分频后得到的，也可以通过外部引脚进行输出。 ② MCLK：主时钟（Master Clock）。MCLK的时钟来源与ACLK相同，MCLK专门供CPU使用，MCLK配置得越高，CPU的执行速度就越快，功耗就越高。一旦关闭MCLK，CPU也将停止工作，因此在超低功耗系统中可以通过间歇启用MCLK的方法降低系统功耗。MCLK也可经1/2/4/8/16/32分频后供CPU使用。 ③ SMCLK：子系统时钟（Subsystem Master Clock）。SMCLK的时钟来源与ACLK相同，SMCLK主要用于高速外设，SMCLK也可以再进行1/2/4/8/16/32分频。 5.1 时钟系统 （3）MSP430F5xx/6xx系列单片机 的时钟系统结构图 5.1 时钟系统 2．时钟系统的原理 （1）内部超低功耗低频振荡器（VLO） 内部超低功耗低频振荡器在无须外部晶振的情况下，可提供12kHz的典型频率。VLO为不需要精确时钟基准的系统提供了一个低成本、超低功耗的时钟源。当VLO被用作ACLK、MCLK或SMCLK时(SELA={1}、SELM={1}或SELS={1})，VLO被启用。 5.1 时钟系统 （2）内部调整低频参考时钟振荡器（REFO） 在不要求或不允许使用晶振的应用中，REFO可以用作高精度时钟。经过内部调整，REFO的典型频率为32768Hz，并且可以为FLL模块提供一个稳定的参考时钟源。REFOCLK与FLL的组合，在无须外部晶振的情况下，提供了灵活的大范围系统时钟。当不使用REFO时，REFO不消耗电能。 5.1 时钟系统 （3）XT1振荡器（XT1） 如图5.1.2所示。MSP430单片机的每种器件都支持XT1振荡器，MSP430F5xx/6xx系列单片机的XT1振荡器支持两种模式：LF（低频模式）和HF（高频模式）。 图5.1.2 OSC振荡器结构框图 5.1 时钟系统 图5.1.3　XT2振荡器结构框图 （4）XT2振荡器（XT2） 如图5.1.3所示，XT2振荡器用来产生高频的时钟信号XT2CLK，其工作特性与XT1振荡器工作在高频模式相似，晶振的选择范围为4 ～32MHz，具体范围由XT2DRIVE控制位进行设置。高频时钟信号XT2CLK可以分别作为辅助时钟ACLK、主时钟MCLK和子系统时钟SMCLK的基准时钟信号，也可提供给锁频环模块(FLL)，可以利用XT2OFF控制位实现对XT2模块的启用(0)和关闭(1)。 5.1 时钟系统 （5）锁频环（FLL） 如图5.1.4所示，FLL的参考时钟FLLREFCLK可以来自于XT1CLK、REFOCLK或XT2CL