cadence轻松学讲义.pdf

CADENCE IC设计工具原理 （Cadence应用） 哈尔滨工程大学微电子学专业 1 第一章 IC设计基础 CADENCE 集成电路设计就是根据电路功能和性能? 的要求，在正确选择系统配置、电路形 式、器件结构、工艺方案和设计规则的 情况下，尽量减小芯片面积，降低设计 成本，缩短设计周期以保全全局优化， 设计出满足要求的集成电路 其最终的。 输出是掩模版图，通过制版和工艺流片 得到所需的集成电路。 2 IC设计基础 CADENCE 集成电路制造过程示意图? ： 3 IC设计基础 CADENCE 集成电路设计域主要包括三个方面? ： 行为设计（集成电路的功能设计） 结构设计（逻辑和电路设计） 物理设计（光刻掩模版的几何特性和物 理特性的具体实现） 4 IC设计基础 CADENCE 集成电路设计层次主要包括五个层次? ： （１）系统级 （２）算法级 （３）寄存器传输级（RTL级） （４）逻辑级 （５）电路级 5 IC设计基础 CADENCE 集成电路设计特点? ： （1）集成电路对设计正确性提出了更为严格的要求。 （2）集成电路对外引出端的数目受外形尺寸限制，外形 尺寸与封装内芯片的引脚数目不可能同步增加，给芯 片的检测带来困难。 （3）集成电路的布局、布线等版图设计更加复杂，只有 最终生成设计版图 通过制作掩模 流片 才能真正， 、 ， 实现集成电路的各种功能。 （4）集成电路设计必须采用分层次设计和模块化设计。 6 IC设计基础 CADENCE 避免集成电路设计中出现错误措施有? ： （1）在芯片中设置容错电路，使芯片具有一定的修正功 能。 （2）借助计算机辅助设计工具（EDA工具）对设计的每 个阶段进行反复验证和检查 并对物理因素与电学性， 能的交织问题进行考虑，以保证设计的正确性。 7 IC设计基础 CADENCE 设计信息描述? ： 集成电路设计信息描述主要有设计图和语言描述方式。 与设计层次相对应的设计描述主要有功能描述、逻辑描 述、电路描述、版图描述。 功能和逻辑描述可用设计图和语言实现。 逻辑描述用逻辑图和逻辑语言实现。 电路描述用电路图实现。 版图描述采版图实现 8 IC设计基础 CADENCE IC设计流程? ： 9 IC设计基础 CADENCE 理想的 设计? IC ：根据设计要求进行系统编译，得到 系统性能和功能描述；由系统性能和功能描述直接编 译出逻辑和电路描述 再由逻辑和电路描述直接编译； 出相应的物理版图描述。 ? 但由于缺少有效的CAD工具 这种技术迄今难以实现， 。 目前硅编译器是设计自动化程度最高的一种设计技术， 可实现算法级或寄存器传输级到掩模版图，但是适用 于少数几种高度规则结构的集成电路。 10 IC设计基础 CADENCE 典型的实际分层次设计流程? ： 11 IC设计基础 CADENCE 分层次设计流程主要适用于数字系统设? 计，模拟IC设计基本上是手工设计。 ? 即便是数字IC设计，也需要较多的人工 干预。 12 IC设计基础 CADENCE IC设计方法? （1）全定制设计 （2）半定制设计 通道门阵列法 门海法 （3）定制设计 标准单元法 通用单元法 13 第二章 EDA概述 CADENCE 电子设计自动化（EDA El t i D i? ： ec ron c es gn Automation）就是利用计算机作为工作平台进 行电子自动化设计的 项技术一 。 ? 涵盖内容：系统设计与仿真，电路设计与 仿真，印制电路板设计与校正，集成电 路版图设计数模混合设计，嵌入式系统 设计，软硬件系统协同设计，系统芯片 设计 可编程逻辑器件和可编程系统芯， 片设计，专用集成电路设计等 14 EDA概述 CADENCE 高级硬件描述语言的完善和IP（I t ll t l P t ）? n e ec ua roper y 芯核被广泛使用，使得电子系统和设计方式发生了根 本性的转变。 ? IP是集成电路知识产权模块的简称，定义为：经过预 先设计、预先验证，具有相对独立的功能，可以重复 使用在SoC和ASIC中的电路模块。 ? IP分三类： 软核IP 固核IP 硬核IP 15 EDA概述 CADENCE 软核IP（ ft IP）是用可综合的硬件描述语言描述的? so RTL级电路功能块，不涉及用与什么工艺相关的电路 和电路元件实现这些描述。 ? 优点：设计周期短，设计投入少，不涉及物理实现， 为后续设计留有很大发挥空间，增大了IP的灵活性和 适应性。 ? 缺点：会有一定比例的后续工序无法适应软核IP设计， 从而造成一定程度的软核IP修正，在性能上有较大的 不可预知性。 16 EDA概述 CADENCE 硬核IP（H d IP）是经过布局 布线并针对某? ar 、 一特定工艺库优化过的网表或