第3章嵌入式硬件平台教程范本.ppt

第3章 嵌入式硬件平台;3.1 引 言 ;3.2 嵌入式硬件平台概述 ;图3-1 嵌入式系统的硬件组成 ;　　在嵌入式系统中使用的存储器可以是内部存储器，也可以是外部存储器。通常处理器的内部存储器是非常有限的。对于小型应用，如果这些存储器够用，就不必使用外部存储器；否则，就必须进行扩展，使用外部存储设备。与通用计算机把应用软件和操作系统放在外存的工作方式不同，嵌入式系统的软件通常直接存放在内存(如Flash)中，上电之后可以立刻运行；当然，也有的嵌入式系统的软件从外存启动、装载并运行。无论如何，需要考虑嵌入式系统的软件的固化问题，而这一问题在通用计算机(如PC机)上开发软件是不需要考虑的。此外，考虑存储器系统时，还需要考虑嵌入式系统软件的引导问题。 ;　　嵌入式处理器工作时必须有附属电路支持，如时钟电路、复位电路、调试电路、监视??时器、中断控制电路等，这些电路并不完成数据的输入/输出功能，而是为嵌入式处理器的工作提供必要的条件。在设计嵌入式系统的硬件电路时，常常将它们与嵌入式处理器设计成一个模块，形成处理器最小系统。 ;　　嵌入式处理器在功能上有别于通用处理器，其区别在于嵌入式处理器上集成了大量的I/O电路。因此，用户在开发嵌入式系统时，可以根据系统需求选择合适的嵌入式处理器，而无需再另外配合I/O电路。随着半导体技术的发展，嵌入式处理器的集成度不断提高，许多嵌入式处理器上集成的I/O功能完全满足应用的需求，基本无需扩展。嵌入式系统的I/O接口电路主要完成嵌入式处理器与外部设备之间的交互和数据通信。这些电路包括网络接口、串行接口、模/数转换和数/模转换接口、人机交互接口等。应用于不同行业的嵌入式系统，其接口功能和数量有很大的差异。在设计I/O接口电路时，一般把这部分作为I/O子系统进行统一的设计，这样既可以综合考虑优化电路，又便于设计成果的重复使用。 ;3.3 总 线 ;图3-2 四周期握手协议 ;　　(1) 设备1升高它的输出电平来发出查询信号，它告诉设备2应准备好接收数据。 　　(2) 当设备2准备好接收数据时，升高它的输出电平来发出应答信号。这时，设备1已准备好发送数据，设备2已准备好接收数据。 　　(3) 一旦数据传送完毕，设备2降低它的输出电平表示它已经接收完数据。 　　(4) 看到设备2的应答信号变低，设备1降低它的输出电平。 　　在握手结束时，两个设备的握手信号都是低电平，恢复到开始握手前的状态。因此，系统回到其初始状态，为下一次握手方式传输数据做好准备。 ;　　2．总线读/写 　　微处理器总线在握手基础上为CPU和系统其他部分建立通信。基本的总线操作包括读和写，图3-3说明了一个支持读和写的典型总线结构。 ;图3-3 典型的微处理器总线 ;　　* Clock提供总线组件各部分的同步。 　　* 当总线读时，R/W 为1；当总线写时，R/W 为0。 　　* Address是一个a位信号束，为访问提供地址。 　　* Data是一个n位信号束，它可以从CPU得到数据或向CPU传送数据。 　　* Data ready 当数据束上值合法时发信号。 ;　　在这个基本总线上的所有传输都由CPU控制，即CPU可以读/写设备或存储器，但设备或存储器自己不能启动传输。这是因为R/W 和地址都是单向信号，只有CPU能够决定传输地址和方向。 　　总线行为经常用时序图来说明，时序图表示了总线上的信号如何随时间变化。图3-4所示为某总线的时序图，包括读和写两部分。由于读不改变设备和存储器的任何状态，因此总线通常处于读状态。CPU可以忽略数据线直到它要使用读操作的结果为止。此外，还要注意在双向线路上数据的传输方向并未在时序图中指定。读过程中，外设或存储器在数据线上发送数据；而写过程中，CPU控制数据线。 ;图3-4 总线时序图 ; 通常可以用总线握手信号来执行突发传输，如图3-5所示。在这个突发读事务中，CPU发送一个地址信号，但接收的是一个数据值序列。我们给总线额外增加一根称为Burst 的线路。当事务是突发事务时，用它来向设备发信号；用释放Burst 信号来通知设备已传输了足够的数据。 ;图3-5 总线的突发读事务 ; 总线事务的状态机是对时序图的有效补充，图3-6展示了读操作的CPU和设备的状态机。当CPU决定执行一个读事务时，它转换到新状态，并发出让设备正确工作的总线信号；而设备状态转换图捕获了它这一端的总线协议状态。 ;图3-6 总线读事务的状态图 ;3.3.2 DMA 　　标准总线事务要求CPU在每个读/写事务中间，解决与其他设备的信息交换问题。但是，某些数据传输不需要CPU介入，如I/O设备和存储器之间的数据交换。要实现这类操作，就要求CPU以外的设备单元能够控制总线上的操作。