常用接口介绍题库.pptVIP

MII接口 GMII接口 XAUI接口 SMII接口 S3MII接口 SGMII接口 RGMII接口 XFP接口;1.参考标准 2.接口概述 3.信号数量 4.信号速率与带宽 5.信号电平 6.PCB及原理设计要点 7.编码方式 8.测试指标 9.测试方法;1、参考标准 《IEEE Std 802.3 -2012》 2、接口概述 MII接口由两个独立的数据通道、各个数据通道的控制／状态／时钟信号以及 MII管理接口信号组成。 图 1.1 MII接口的OSI网络模型 ;3、信号数量： MII接口为点对点连接，加上MDC/MDIO管理信号，共有18根引脚，其引脚定义如下： ; 4、信号速率与带宽 100Mbps模式下MII接口时钟频率为25MHz；数据通路为４位并行通路，且MII接口上传送的信号不需经过编码，故信号带宽最高为25* ４=100 Mbps。 10Mbps模式下MII接口时钟频率为2.5MHz；数据通路为４位并行通路，且MII接口上传送的信号不需经过编码，故信号带宽最高为2.5* ４=10Mbps?? ; 5、信号电平 使用TTL电平标准，设备工作电压兼容5.0V与3.3V。需注意，当MII接口的状态发生改变时，MII接口的接收端的直流输入电压相对地信号的容限为0~5.5V；瞬时输入相对地信号的容限为-1.8V~7.3V。瞬态持续时间不能超过15ns。驱动器端的电气特性： 直流特性：输出电流Ioh为4.0mA时，输出的高逻辑电平Voh应不小于2.40V；输出电流Iol为4.0mA时，输出的低电平Vol应不大于0.40V。 接收端的电气特性： 门限电压：高电平需大于等于2.00V，因此Vihmin=2.00V。低电平需小于等于0.80V，因此Vilmax＝0.80V。介于Vilmax与Vihmin之间的信号为无效信号。; 6、PCB及原理图设计要点 规范指出，由于对直流输入电流有限制要求，故允许在MII接口信号上面使用弱的上下拉。具体要求为，允许在MII接口信号（除了COL/MDC/MDIO信号）上进行弱下拉操作。允许在COL信号上进行弱上拉操作；允许MDIO信号在靠近MAC端使用2 k?±5%电阻进行下拉操作；要求MDIO信号在靠近PHY端使用1.5k?±5%电阻进行上拉操作。 与TX_CLK信号同步的信号包括TX_EN、TXD3:0、TX_ER，这些信号均需由PHY端在TX_CLK信号的上升沿进行采样，需要做等长处理；与RX_CLK信号同步的信号包括RX_DV、RXD3:0、RX_ER，这些信号均需由MAC端在RX_CLK信号的上升沿进行采样，需要做等长处理。 ;7、编码方式 MII接口传输帧格式： 数据流收发方式： ; 发送端时序图： 发送端数据编解码对应表 ; 接收端时序图： 接收端数据编解码对应表 ; 管理接口传输帧格式  ;8、测试指标 发送端指标 高电平时间是指信号电平大于或等于Vih(min)的持续时间．低电平时间是指信号电平小于或等于Vil(max)的持续时间． 与TX_CLK信号同步的信号包括TX_EN；TXD3:0；TX_ER．这些信号均需由PHY端在TX_CLK信号的上升沿进行采样 ; 接收指标 与RX_CLK信号同步的信号包括RX_DV；RXD3:0；RX_ER．这些信号均需由MAC端在RX_CLK信号的上升沿进行采样． ;MDIO相对MDC信号的时序关系 MDIO (Management Data Input/Output)为双向信号，可以被PHY端或者是MAC端所驱动．当MDIO信号被MAC端驱动时，规范定义了PHY端的建立保持时间，如下图所示，测试点为靠近PHY端： ; 当MDIO信号由PHY端驱动时，MAC在MDC信号的上升沿进行采样．PHY端MDIO信号的输出延迟指标如下图所示（测量点为靠近MAC端） ;9、测试方法 直流指标可直接调用示波器中的pkpk、Top、Base测试项直接进行测试。交流指标可以调用Setup time，Hold time测试项测试 。 测试指标如下表格 ;1、参考标准： 《IEEE Std 802.3 -2012》 2、接口概述 GMII接口是一个工作在125Mhz时钟下的8比特宽的数据总线接口。GMII由两个独立的数据通道、接收和发送各个数据通道的控制信号、网络状态信号、各个数据通道的时钟信号以及管理接口信号组成。 ;3、接口信号介绍 GMII接口为点对点连接，信号线有 GTXCLK、RXCLK、TXD[0：7]、RXD[0：7]、TXER、TXEN、COL、RXER、RXDV、CRS，一共24根信号线。 其中C