chiplogic单元模块.docVIP

  1. 1、本文档共53页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
chiplogic单元模块

AN2(二输入与门): 符号: Cadence电路图: 真值表: AN2P(高驱动的二输入与门): 符号: Cadence电路图: 真值表: AN3(三输入与门): 符号: Cadence电路图: 真值表: AN4(四输入与门): 符号: Cadence电路图: 真值表: AN5(五输入与门): 符号: Cadence电路图: 真值表: I1 I2 I3 I4 I5 O 1 1 1 1 1 其他 1 0 AOI22(与或非): 符号: Cadence电路图: 真值表: BUF1(缓冲器) 符号: Cadence电路图: 真值表: BUF2(缓冲器) 符号: Cadence电路图: 真值表: BUF4(缓冲器): 符号: Cadence电路图: 真值表: IM(反向TTL输入): 符号: Cadence电路图: 真值表: INV1(反相器): 符号: Cadence电路图: 真值表: INV2(二并联反相器): 符号: Cadence电路图: 真值表: INV4(4反相器并联): 符号: Cadence电路图: 真值表: MUX2(二位数据选择器): 符号: Cadence电路图: 真值表: MUX4(4位数据选择器): 符号: Cadence电路图: 真值表: ND2(二输入与非门): 符号: Cadence电路图: 真值表: ND2P(高驱动的二输入与非门): 符号: Cadence电路图: 真值表: ND3(三输入与非门): 符号: Cadence电路图: 真值表: ND4(四输入与非门): 符号: Cadence电路图: 真值表: ND5(五输入与非门): 符号: Cadence电路图: 真值表: NR2(二输入或非门): 符号: Cadence电路图: 真值表: NR2P(高驱动能力的二输入或非门): 符号: Cadence电路图: 真值表: NR3(三输入或非门): 符号: Cadence电路图: 真值表: OR2(二输入或门): 符号: Cadence电路图: 真值表: OR2P(高驱动能力的二输入或门): 符号: Cadence电路图: 真值表: OR3(三输入或门): 符号: Cadence电路图: 真值表: OR5(五输入或门): 符号: Cadence电路图: 真值表: I1 I2 I3 I4 I5 O 0 0 0 0 0 其他 0 1 XNR2(同或门): 符号: Cadence电路图: 真值表: XOR2(异或门): 符号: Cadencedi电路图: 真值表: DFFN(D触发器): 符号: Cadence电路图: 真值表: DFFN2L1(带有数据选择输入端的D触发器): 符号: CadencE电路图: 真值表: S CK A B Q QB 0 0 X 0 1 X 1 X

文档评论(0)

panguoxiang + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档