6.5 若干典型时序逻辑集成电路.doc

6.5 若干典型时序逻辑集成电路 一、寄存器和移位寄存器 n位寄存器——暂时保存n位二进制信息的逻辑电路 移位寄存器——具有移位功能的寄存器，包括 左移（相当于将数×2） 右移（相当于将数÷2） 左右移（双向） 寄存器 FF3FF0—D触发器，D3D0—并行数码输入，Q3Q0-并行输出 I—— 时刻，将数码存入寄存器中，其它时间数据不能输入 移位寄存器的工作原理 D触发器构成的移位寄存器(四位左移) 设初始状态为，各触发器的Rd，Sd全为“1”， cp Q3 Q2 Q1 Q0 1 - - - D3 2 - - D3 D2 3 - D3 D2 D1 4 D3 D2 D1 D0 5 D2 D1 D0 - 6 D1 D0 - - 7 D0 - - - 8 - - - - 若输入数据为 移位寄存器可以将一个串行数据转换为并行数据（本题在4个脉冲后，并行输出）。 JK触发器构成的移位寄存器 状态表（4位左移） 状态表（4位右移） cp Q3 Q2 Q1 Q0 1 - - - D3 2 - - D3 D2 3 - D3 D2 D1 4 D3 D2 D1 D0 5 D2 D1 D0 - 6 D1 D0 - - 7 D0 - - - 8 - - - - 集成移位寄存器74194 集成移位寄存器74194由4个RS触发器及它们的输入控制电路组成。 (1) 工作原理 多功能移位寄存器工作模式简图（注：表中为高位，为低位。） (2) 逻辑电路说明 ——控制信号输入， ， 右移 ， 左移 ， 输出保持原态， ， 输出实现并行置数， ——清零输入，时，实现清零， 时，正常工作 a) (右移) b) (左移) ， ， ，， c) （保持） ，，，， d) (同步置数) ，，，， 3） 功能表 注：IN*表示CP脉冲上升沿到来之前的瞬间IN的电平 二、计数器 n进制计数器（概念）：经过n个cp脉冲作用后，计数器回到原来的状态，这就叫n 进制计数器（模n计数器）。 同步计数器：计数器内所有的触发器共用同一个时钟脉冲。 异步计数器：计数器内各触发器拥有各自独立的时钟。 递增计数器：经过一个cp脉冲作用后，计数器表示的十进制数增加1 递减计数器：经过一个cp脉冲作用后，计数器表示的十进制数减小1 异步计数器的分析 异步递增计数器 分析：各JK触发器的JK输入端均悬空，即，称此时的计数器处于计数状态，。 得如下波形，设各FF的初始状态均为“0”。 状态转换图： 由时序波形图（状态装换图）可知，此电路为八进制递增计数器 异步递减计数器 设初始状态为“000” 此电路为八进制递减计数器 同步计数器分析 一般步骤：1. 由给定的逻辑图，写出计数器中各触发器的驱动方程（J、K或D 解：（1） （2）状态转换表 0 0 0 0 0 0 0 1 1 0 0 1 0 0 1 0 0 1 1 1 1 0 1 0 0 1 0 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 0 0 1 0 0 0 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 1 1 1 1 0 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 （3） （4）由上分析，为八进制递增（加1）计数器 （5）画波形图（略） 例2：分析图示电路的逻辑功能，要求步骤完整 （1） （2）状态转换表（见下页） 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 0 1 1 1 1 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 1 0 1