數字逻辑与数字系统课件.pptVIP

数字逻辑与数字系统;1.3.3利用布尔代数化简逻辑函数;化简要求:; 1.4 卡诺图 1.4.1 卡诺图的结构与特点 是真值表的图格形式。所有变量分成行、列两组，按循环码取值排列。相邻两行或两列只有一个变量取值不同。 1、逻辑函数的最小项： 包含了该函数全部变量的乘积项，每个变量可以是原变量（取值1）或反变量（取值0） 。 n个变量的逻辑函数有2n个最小项，与函数真值表的变量取值（卡诺图的格）一一对应。;2、最小项表达式： （标准与-或表达式） 由函数值为1的变量取值对应的最小项相加构成的与-或表达式 3、最小项代表符m i 序号i为最小项中的原变量取1，反变量取0，按变量排序组成的二进制数对应的十进制数值。 4、最小项和式∑m 用最小项代表符m i构成的最小项表达式 F（A，B，C，…）= ∑m ;;函数的最小项表达式：;1.4卡诺图;1.4.2用卡诺图化简逻辑函数;二、用卡诺图化简逻辑函数的规则和步骤;三、具有无关项的逻辑函数表示方法;1.5 集成门电路外特性;2、 输入电压指标;4、 输出电流指标;第二章 组合逻辑电路;2.1组合逻辑分析;2.2组合逻辑设计;2.2.2逻辑问题的描述;2.2.3逻辑函数变换;2.3考虑特殊问题的逻辑设计;2.4 组合逻辑中的竞争冒险;2.4.2消除竞争冒险的方法;例： F=AB+BC;2.5常用中规模组合逻辑标准构件;2.5.2数据选择器——多路开关;三、数据选择器应用 1、信号选择控制 2、改变信号传输发式 多路并行数据分时顺序输出,转换成串行数据。 数字信号的传输方式： 并行方式----------一个信息（byte or word）的n位数符同时传输，传输速率较高。需要n条信号线和一条公共接地线。 串行方式----------一个信息的n位数符以统一的时钟周期按位序依次传输，传输速率较低。只要一条信号线和一条公共接地线。可以采用移位时钟脉冲或依约定的速率传输;3、实现单输出组合逻辑函数（函数发生器）。方法：当使能有效(ST=“0”)，函数变量从选择控制端输入，输出可写成函数变量最小项和对应数据输入相与的或项。（1）写函数的最小项表达式。（2）数据选择器的使能接有效电平。（3）根据数据选择器的控制输入端数选择函数的变量数，并按最小项编号的位序从控制端输入（4) 比较函数的最小项表达式和数据选择器的输出表达式，确定各Di的值。;2.5.3数据分配器;2.5.4译码器;74154（4：16线译码器）4位码输入，16个开关量输出，两个使能G1G2同时为低电平有效。74145（4：1０线译码器）4位BCD码输入，10个指示十进制数符的开关量输出。5、译码器的应用（1）地址译码——将输入的地址码译成开关信号控制其他器件的使能CS（Chip Select）（2）实现用最小项表达式表示的组合逻辑函数，函数变量数与多一译码器的输入码位数相同。用译码器实现组合逻辑函数的方法：（1）写函数各输出的最小项表达式，并应用摩根定理转换成最小项的“与非”形式。（2）译码器的使能接有效电平。（3）函数变量按最小项编号的位序从地址码端输入。（4) 采用与非门将译码器输出下标号与函数表达式中最小项编号相同的端口综合构成函数的输出端。n输出的函数需要n个与非门。;;二、代码转换器输入、输出都是二进制码，但编码形式不同。;;2.5.5编码器输入开关量，输出是与有效输入下标对应的的二进制码;8/3线优先编码器（74148）;;;;题18、用一片74148和与非门设计8421BCD码优先编码器;２.５.６数据比较器;;四、集成数字比较器的位数扩展;;2.5.7 加法器;二、多位加法器对输入的两个n位二进制数A和B进行加法运算，输出n位二进制和S及进位Co。;二、超前进位四位集成并行加法器74LS283输入：两组四位的二进制数A4~A1和B4~B1以及最低位进位输入C0输出：A加B加C0的四位和S4~S1及最高位进位输出C4。 超前进位：各进位输出直接由所有低位的输入求得。运算对象的位数增加不影响运算速度但影响电路的复杂程度。;三、用加补码方式实现二进制减法运算; 习题22的解题思路： 由于十进制加法为“逢十进一”，而74LS283为四位二进制加法器，相加的结果为“逢十六（24）进一”，所以必须再增加一片加法器对8421BCD码的相加和输出S进行修正。当S为伪码时，加6（0110）调整产生向高位的进位信号。所以，修正输入根据S的4位码值确定。;2.5.8集成9位奇偶标志产生/校验器74LS280对输入的9位二进制信号I0~I8中为1的信号数进行奇、偶性判断。