集成电路设计-3-8译码器设计_毕业设计.docVIP

《集成电路设计实践》报告 题目： 3-8译码器设计 院系： 自动化学院电子工程系 专业班级： 微电121班 学生学号： 3120433026 学生姓名： 赵政 指导教师姓名： 王凤娟 职称： 讲师 起止时间： 2015-12-21--2016-1-8 成绩： 1 集成电路设计的流程 图1-1是使用Tanner Pro进行一个完整的集成电路设计的流程。先用S-Edit编辑出将要设计的电路图，再将该电路图输出成SPICE文件，用T-Spice模拟结果，如果模拟结果有错误，再回到S-Edit检查电路图，如果T-Spice模拟结果无错误，则用L-Edit进行布局设计。用L-Edit进行布局图设计后要用DRC做设计检查规则，如果违反设计规则，则修改布局图，直到设计规则检查无错误为止。将验证过的布局图转化为SPICE文件，再利用T-spice模拟，如有错误，再回到L-Edit修改布局图。最后利用LVS将电路图输出的SPICE文件与布局图转化的SPICE文件进行对比，若对比结果不相等，则回去修正L-Edit或者S-Edit的图，直到LVS验证无错误后。 图1-1 集成电路设计的流程 2 3-8译码器设计思路 2.1 3-8译码器基本原理 3-8译码器的输入是3个脚,输出是8个脚。用高低电平来表示输入和输出。输入是二进制。3只脚也就是3位二进制数。输入可以3位二进制数。3位二进制最大是111 也就是8。输出是8个脚，表示10进制。是根据输入的二进制数来输出。如果输入是101 那么就是第5只脚高电平，表示二进制数是5。 其实 3-8译码器的功能就是把输入的3位2进制数翻译成10进制的输出。 这样就可以设计出3-8译码器。下面是3-8译码器的真值表 表2-1 3-8译码器真值表 2.2 3-8译码器原理图 根据3-8译码器设计要求，得到相应的电路原理图，如图2-3所示。 图2-2 3-8译码器电路图 3 3-8译码器电路设计 本次设计中，3-8译码器是由一个NAND3、8个NAND4、3个INV等模块构成。以下将对这些组成模块的电路原理图以及仿真情况做详细分析，以及对3-8译码器的原理图和仿真作出分析。 3.1 3输入与非门（NAND3）的电路图及其仿真 在S-Edit的电路设计模块中画出3输入与非门的晶体管级电路图，如下图3-5所示，其中A、B、C为输入端信号，Y为输出信号。 图3-1 NAND3电路图 利用T-Spice对设置好的SPICE文件进行仿真，NAND3的仿真输出模拟波形如图3-2所示。 图3-2 NAND3仿真图 图3-8从下到上的信号依次为A、B、C、YNAND3仿真波形图可知，当输入端信号A、B、C中含有低电平时，输出Y为高电平。只有当A、B、C都为高电平时，输出Y才为低电平。符合3输入与非门的的逻辑功能，从而验证了NAND3电路设计的正确性。 3.2 反相器（INV）的电路图及其仿真 在S-Edit中的电路设计模块中画出反相器（INV）的电路图，如图3-3所示，其中A为输入端信号，Y为输出端信号。 图3-3 INV电路图 根据加载后的SPICE文件，用T-Spice生成INV的仿真波形图，如图3-4所示。 图3-4 INV仿真波形图 图3-4从下到上的信号依次为输入信号A、Y，当输入信号A为高电平时，输出信号Y为低电平。当输入信号A为低电平时，输出信号Y为高电平。起到逻辑非的功能，从而实现反相器的功能。根据仿真可以看出INV电路设计的正确性。 3.3 3-8译码器电路图及其仿真 根据已经设计的模块，在S-Edit中的电路设计模块下画出3-8译码器的电路图，如图3-5所示。其中A0，A1，A2为输入信号，S1，S2，S3是使能端，Y0，Y1,Y2,Y3,Y4,Y5,Y6,Y7 为输出信号。 图3-5 3-8译码器电路图 由3-8译码器的电路图生成SPICE文件，用T-Spice打开生成的该电路生成的SPICE文件，对SPICE文件进行设置，包括加载包含文件、设定电源