cadence信号完整性精要总结资料.pdfVIP

第1章 高速电路基础要点 1、 高速电路的定义：数字逻辑电路的频率达到或超过 50MHZ，而且工作在这个频率之上 的电路占整个系统的 1/3 以上，就可以称为高速电路。 2、 高速信号实质：信号传输时间大于数字信号驱动端上升时间的 1/2，则可以认为是高速 信号并产生传输线效应，实质是，：传输时间小于上身时间的一半时，那么在本次信号 状态改变前，接收端的反射信号就已经到达驱动端，不会引起逻辑错误，反之，大于一 半时，接收端的反射信号就可能会与下一次驱动端的输出信号进行叠加，若反射信号很 强，就可能会影响下一次输出的正常逻辑。 3、 高信号的确定：Tr 表示信号上升时间，Tpd 表示传输延迟，若 Tr4Tpd,信号在安全区域， 若 2 TpdTr≤4 Tpd,信号在不确定区域，若 Tr≤2 Tpd，信号落在问题区域，设计需保 证信号落在安全区域。 4、 传输线：传输线上由两个具有一定长度的导体组成的回路的连接线，有时也称延迟线， 传输线上每一点都有不同的电势。（可以理解为机械波的振动，或电场吸纳促使电子移 动导致电位变化模型，需要时间，故不同点电位不一致，不深按纠） 5、 传输线的确定：信号传输路径长度大于信号波长的 1%，或接收端元器件是边缘敏感， 或系统没有过冲和下冲容限，此时虚认为传输路径是传输线。（实质：边沿时间、波形 变化时间、传输时间三者很接近时就必须考虑为传输线） 零碎常识： (1)、PCB 上走线等效电阻阻值约为 0.25～0.55Ω (2)、空气电信号传播速度 85ps/in，空气介电常数约为 1，真空为 1. (2)、FR4 内层布线 180ps/in，介电常数为 4.5；外层：140～180,2.8～4.5 6、反射系数：ZL是当次传播负载端等效阻抗，ZO当次传播输出端等效阻抗。 ρL= OL OL ZZ ZZ + ７、反射电压：反射系数乘ρL以输入电压 Vi。即 Vf=ρL*Vi 注：上表达式是乘以输入电压，即得反射电压，不在需要与 1 或原始量进行加减运算。 8、反射点电位：等于该点处初始电压加上反射电压：Uf=U0+Vf 注：某点的电位等于改点原始电位加上反射电压，如果反射过几次则从第一次开始逐渐 加，通过反射系数计算为正则加正值，为负则加负值。不要将反射电压与改点电位混淆。 9、传输线效应：因为传输线引起的电路负面效应： （1）、反射信号（reflected signals,） (2)、延时和时序错误（Dealy Timing errors） (3)、多次跨域逻辑电平门限错误（False Switching） (4)、过冲与下冲（Overshoot/undershoot） (5)、窜扰（crosstalk） (6)、电磁辐射（EMI radiation） 零碎常识： 1mil=0.001in=0.0254mm [1in=2.54cm=25.4mm] 1OZ(盎司)=35.0um 10、PCB 叠层设计 叠层设计要点： ? 敷铜层最好是对称成对设置，这有助于工艺上平衡结果要求，不平衡敷铜易导致 PCB 膨胀时翘曲变形。 ? 每个信号层都能和至少一个敷铜层紧邻，这有助于阻抗控制盒提高信号质量。 ? 缩短电源和地层的距离，可以降低降低电源的阻抗。 ? 在高速情况下加入多余的底层来隔离信号层，但建议不要加电源层来隔离，因为电 源层会带来较多的高频干扰噪声。 1、单双面板设计注意点： ? 重要的信号线一定要紧靠底线。 ? 布局是根据元器件特新划分区域，如对噪声敏感的元器件放在一起。 ? 将包含关键信号（如时钟）元器件摆放在一起，高速信号之间，以及和其他信号之 间保持一定的隔离。 ? 如果有不同的地（模拟或信号），要分开处理，一般采用单点接地。 ? 电源盒地线尽可能靠近，减少各种回路的面积。 2、四层板设计注意点： 四层板分为两种：均匀间距和非均匀间距 （1）、均匀间距是指各层间距相等，优点在于电源盒地之间的间距很小，可以大幅度降低 电源阻抗，提高电源的稳定性，缺点在于信号层阻抗高通常为 105~130Ω。 （2）、非均匀型：电源与地平面见采用填充材料，此时信号层能进行很好的阻抗控制且可 以提高信号的质量，减少 EMI，缺点是电源地间距大，耦合弱，阻抗增加，不过可以通过 旁路电路改善。 四层板推荐叠层方式： TOP-------------Singnal 顶层信号层 Inner1----------GND 内电层 Inner2--