基于μC／OS—III的CC1120驱动程序设计.docxVIP

基于μC／OS—III的CC1120驱动程序设计时间：2014-01-21?来源：电子设计工程 作者：张绍游，张贻雄，石江宏?摘要：本文根据实际需要，在实现无线数据传输系统基本功能的前提下，选用功耗较低的CC1120芯片作为无线收发单元。在分析CC1120功能特性并介绍嵌入式操作系统μC／OS—III的基础上，阐述如何实现基于STM32F103ZE平台的CC1120驱动程序。关键词：CC1120；嵌入式操作系统；STM32F103ZE；驱动设计引言??? 随着频率资源的日趋紧张，短距离无线通信按窄带化趋势发展。无线数传模块一般由微处理器和收发芯片组成，本文所设计的窄带数传模块的微处理器采用了STM32F103ZE芯片，收发芯片选用了TI公司新推出的CC1120，CC1120通过SPI串行总线协议与MCU相连接。同时，采用了可移植、可植入ROM、可裁剪、抢占式的实时多任务操作系统μC／OS—III作为软件平台。1 系统硬件电路1．1 CC1120的内部结构????CC1120是TI公司专为经济高效的无线系统在低功耗和低电压操作下，实现数据传输而设计的一款完全集成的单芯片无线收发器。该芯片主要应用于ISM(工业、科学和医疗)以及SRD(短程设备)频带。CC1120的主要特性有：体积小，超低功耗，可配置数据速率(1．2～200kbps)，可编程控制输出功率(步长为0．5 dB，最高功率16 dBm)，接收机灵敏度高(1．2 kbps数据速率下为123 dBm)，还支持2FSK、2GFSK、4FSK、4GFSK、MSK、ASK、OOK及模拟FM多种调制方式等。??? CC1120的内部结构框图如图1所示。CC1120具有一个低功耗IF接收机，低噪声放大器(LNA)将接收到的RF、信号放大，并在求积分(I和Q)过程中被降压转换至中频(IF)。在IF下，I／Q信号被ADC数字化。自动增益控制(AGC)、精确信道滤波和调制解调位／数据包同步均以数字方式完成。CC1120的发射器部分基于RF频率直接合成，频率合成器包括一个完全片上LC VCO和一个90°相位转换器，用来在接收模式下向降压转换混频器生成I和Q本振信号。一个4线SPI串行接口用于配置数据和缓冲区存取。数字基带包括了对信道配置、数据包处理以及数据缓冲的支持。1．2 CC1120的配置特性????配置寄存器的读、写操作时序如图2所示。通过一个4线串行SPI兼容接口(SI、SO、SCLK和CSn)可对CC1120进行配置，该接口还可用于读取和写入缓冲数据。SPI接口上的所有数据传输均以最高位开始。??? SPI接口上的所有事务均以一个报头字节作为开始，该字节包含一个R／W位、一个突发存取位(B)以及一个6位地址(A5～A0)，报头字节帧格式如图3所示。在SPI总线上传输数据期间，CSn引脚必须保持低电平，否则传输就会被取消。拉低CSn电平时，在开始传输该报头字节以前，MCU必须等待，直到SO引脚变为低电平为止。这表明，芯片正在运行。除非芯片处在SLEEP或XOFF状态，否则SO引脚总会在CSn变为低电平以后立即变为低电平。??? CC1120的寄存器空间主要作为CC1120的频率、数据速率、中频等大部分参数的配置。而扩展寄存器大部分为芯片配置辅助测试寄存器(只读)，少部分为配置寄存器(可读写)。指令选通用于芯片状态切换和冲刷RX／TXFIFO。128字节TX FIFO和128字节RX FIFO均通过0x3F地址进行存取。当R／W位为0时，则TX FIFO被存取；当R／W位为1时，则RX FIFO被存取。其中，TXFIFO为只写，而RX FIFO为只读。寄存器地址映射如图4所示。1．3 硬件连接关系????窄带无线数据传输系统的STM32F103ZE与无线收发芯片的硬件连接关系如图5所示。左侧为STM32F103ZE，它是一个32位、基于ARM Cort ex—M3内核的无线收发芯片。除了正常工作模式外，还支持睡眠、待机、停机工作模式，当所有外设都处于工作模式时消耗36 mA，待机时下降到2μA。CC1120内部集成的SPI接口的传输速率最高可达到18 Mbps。??? 右侧为无线收发芯片CC1120。CC1120的外部控制引脚主要有复位接口、SPI串行接口以及4个通用输出引脚GPIO0～GPIO3。其中，4个通用输出引脚在实际应用中，可以通过配置寄存器使它们为上层实时提供同步字或数据包收发状态等应用。在硬件平台上，CC1120的SPI串行接口(CSn、SCLK、SI、SO)分别连接到STM32F103ZE相应的4个SPI串行通信弓I脚(即SPI2_NSS、SPI2_SCLK、SPI2_MOSI、SPI2_ISO上)。通过这4根线，TM32F103ZE可以对CC1120进行参数配置、芯片