第九章 基本逻辑门电路-lm.ppt

第九章逻辑门电路;;什么构成了这些逻辑原件？;一、二极管与门和或门电路 1．与门电路 ;与门在电路中的波形图; 2．或门电路;二、三极管非门电路;与非门的复合;TTL逻辑门电路;TTL与非门电路的基本结构;2．TTL与非门的逻辑关系;该发射结导通，VB1=1V。T2、T3都截止。;TTL与非门传输延迟时间tpd;三、TTL与非门的电压传输特性及抗干扰能力;（1）输出高电平电压VOH——在正逻辑体制中代表逻辑“1”的输出电压。VOH的理论值为3.6V，产品规定输出高电压的最小值VOH（min）=2.4V。 （2）输出低电平电压VOL——在正逻辑体制中代表逻辑“0”的输出电压。VOL的理论值为0.3V，产品规定输出低电压的最大值VOL（max）=0.4V。;（5）阈值电压Vth——电压传输特性的过渡区所对应的输入电压，即决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。 近似地：Vth≈VOFF≈VON 即Vi＜Vth，与非门关门，输出高电平； Vi＞Vth，与非门开门，输出低电平。 Vth又常被形象化地称为门槛电压。Vth的值为1.3V～1.４V。 ;低电平噪声容限 VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V 高电平噪声容限 VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V ;五、TTL与非门举例——74LS00; 在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。普通的TTL门电路不能进行线与。 为此，专门生产了一种可以进行线与的门电路——集电极开路门（OC门）。;（1）实现线与。 逻辑关系为:;（1）三态输出门的结构及工作原理。 当EN=0时，G输出为1，D1截止，相当于一个正常的二输入端与非门，称为正常工作状态。 当EN=1时，G输出为0，T4由于VB4截止,T3由于T1饱和而截止。这时从输出端L看进去，呈现高阻，称为高阻态，或禁止态。;三态门在计算机总线结构中有着广泛的应用。 （a）组成单向总线——实现信号的分时单向传送。 ;七、TTL集成逻辑门电路系列简介;1．逻辑关系： （设VDD＞（VTN+|VTP|），且VTN=|VTP|） （1）当Vi=0V时，TN截止，TP导通。输出VO≈VDD。 （2）当Vi=VDD时，TN导通，TP截止，输出VO≈0V。;（1）当Vi＜2V，TN截止，TP导通，Vo≈VDD=10V。 ;3．工作速度;（2）或非门;CMOS传输门;CMOS逻辑门电路主要参数的特点 （1）VOH（min）=0.9VDD； VOL（max）=0.01VDD。 所以CMOS门电路的逻辑摆幅（即高低电平之差）较大。 （2）阈值电压Vth约为VDD/2。 （3）CMOS非门的关门电平VOFF为0.45VDD，开门电平VON为0.55VDD。因此，其高、低电平噪声容限均达0.45VDD。 （4）CMOS电路的功耗很小，一般小于1 mW/门； （5）因CMOS电路有极高的输入阻抗，故其扇出系数很大，可达50。;一、TTL与CMOS器件之间的接口问题 两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件： 驱动门的VOH（min）≥负载门的VIH（min） 驱动门的VOL（max）≤负载门的VIL（max） 驱动门的IOH（max）≥负载门的IIH（总） 驱动门的IOL（max）≥负载门的IIL（总） ; （b）用TTL门电路驱动5V低电流继电器，其中二极管D作保护，用以防止过电压。 ;2．带大电流负载; （2）对于或非门及或门，多余输入端应接低电平，比如直接接地；也可以与有用的输入端并联使用。; 3．一端消去或加上小圆圈，同时将相应变量取反，其逻辑关系不变。 ; 本章小结