CPU主要功能是执行存放在主存储器中程序即机器指令.pptVIP

第3章 CPU原理;学习目标：;学习目标：;§ 3.1 算术逻辑运算部件ALU;§ 3.1.1 加法单元;用半加器构成全加器 （1）半加求和可用异或门实现： 半加和=AiOBi （半加器的逻辑式） 半加器又称为异或门 （2）全加器=两个半加，其逻辑式： Σi=AiOBiOCi C i+1=AiBi+(AiOBi)Ci 因逻辑门电路均存在延迟时间，全加器电路是一个延迟部件，其特性将影响全加器的速度。;§ 3.1.2 并行加法器与进位链结构;1. 基本进位公式： C i+1=AiBi+(AiOBi)Ci 2. 并行加法器的串行进位： （1）串行进位的并行加法器是将n个全加器串接起来，就可进行两个n 个位数相加。 （2）串行进位方式：是指相加的进位逐级形成的，每一级的进位直接依赖于前一级的进位。称为~（行波进位） ;（3）串行进位的延迟时间较长。 （4）串行进位的逻辑表达式：见教材P61。 3. 并行进位（先行进位，同时进位） （1）定义：同时形成各级进位信号的方法，称为~。 （2）采用并行进位的加法器的运算速度较快，但是以增加硬件逻辑线路为代价的。;§ 3.1.3 ALU举例;§ 3.2 运算方法§ 3.2.1 定点加减运算;2.补码加减运算： （1）补码加法运算： [X]补+[Y]补=[X+Y]补 两个相加的数无论正负，只要是以补码的形式表示的，则可按二进制规则相加。 （2）补码的减法运算： [X-Y]补=[X+（-Y）]补=[X]补+[-Y]补 ; 由[Y]补求[-Y]补（机器负数）的方法 定点小数： [-Y]补= [Y]补+2-n 例： [Y]补 =0.01011 [-Y]补=1.10100+0.00001=1.10101 定点整数： [-Y]补= [Y]补+1 例： [Y]补 =1001011 [-Y]补=0110100+1=0110101 ;(3) 补码的运算规则： 参加运算的操作数和运算结果均用补码表示； 符号位作为数的一部分直接参与运算； 若指令操作码为加，则两个数按二进制规则相加； 若指令操作码为减，则被减数+减数的机器负数。 机器负数的求法见上张幻灯片。;3. 溢出判别 溢出：指计算机的运算结果超出其所能表示的范围，而发生错误。 溢出的分类： 正溢出：运算结果为正且大于所能表示的最大正数。 负溢出：运算结果为负且大于所能表示的最小正数（绝对值最大的负数）。;溢出判断的方法： （1）采用一个符号??判断： 即：当两个同号数相加，若所得结果与两数符号不同，则表示溢出。 （2）采用最高有效位的进位判断： 即：两正数相加，最高有效位有进位，符号位无进位，表明运算结果溢出； 两负数相加，最高有效位无进位，符号位有进位，表明运算结果溢出； ;（3）采用变形补码 将符号位扩充为两位，称为变形码。 采用变形祉码表示的运算结果，可根据两个符号位是否一致来判断是否溢出。 双符号位的含义： 00——结果为正，无溢出； 01——结果为正溢出； 10——结果为负溢出； 11——结果为负，无溢出。 CPU内设的一个状态寄存器，其中的溢出位V是用来记录溢出是否发生。;§ 3.2.2 移 位;1. 逻辑移位： 定义：将一组无数值意义的二进制代码进行移位。 移位规则：左移时低位补0,右补移时高位补0。 2.循环移位： 定义：在闭合移位环路中，在被子移位数据的最高位与最低位之间有移位通路。 移位规则： 循环左移时最高位移到最低位，其余各位依次左移； 循环右移时最低位移到最高位，其余各位依次右移；;3. 算术移位： 定义：带符号数的移位，移位后数的符号不变而数值变化。 移位规则： （1）原码移位规则 （2）补码右移规则 见教材P68页 （3）补码左移规则 ;§ 3.2.3 浮点加减运算 ;§ 3.2.4 十进制加减运算 ;§ 3.2.5 定点乘除运算 ;实现乘除法运算大致有三种方案： （1）采用软件实现乘除法运算。 即用原有的运算器设备，运用基本运算指令编制实现乘除法运算的子程序。这种方法适用于小型机、微型机。 （2）在原有运算器基础上增加一些硬件设备来实现乘、除法操作。 （3）设置专用的乘除法器。使设备处理设备专用化，目的是加快运算速度。一般适用于大、中型计算机。 ;1.无符号整数一位乘法; 实现无符号整数一位乘法 规则：将n位乘转换为n次“累加与移位”，即每一步只求一位乘数所对应的新部分积，并与原部分积作一次累加，然后右移一位。 流程图：见教材P73页，图3-8 B—存放被乘数、C—存放乘数、 A—初值为0，存放部