时序逻辑电路的设计方法_20121128_1选编.pptVIP

同步时序电路设计基础;(2) 状态化简。 对原始状态表进行状态化简，消去多余的状态，求得最小化状态表。 (3) 状态分配(或称状态编码)。 把状态表中用字母或数字标注的每个状态用二进制代码表示。 (4) 选择触发器类型(如D或JK触发器)。 通常在开始设计时，已经初步选择了触发器。这一步是最后确定合适的触发器的类型。同一状态表选用不同类型的触发器，得到的电路复杂程度也不同。 (5) 确定激励函数和输出函数表达式。 根据选定的触发器类型，列出激励函数表，并求出激励函数和输出函数的最简表达式。 (6) 画出逻辑电路图。;;同步时序电路设计步骤;建立原始状态表;例1;例2;;;例3;例4;;;;例5;;;状态化简;;;;;;;;;;;;不完全确定状态表的化简;;;;;;; 由隐含表中的标注可知，该状态表中的 相容状态对有：(A，B)、(A，C)、(A，D)、 (A，E)、(B，D)、(C，D)、(C，E)。 ②作状态合并图，找出最大相容类。 根据相容状态对可作出状态合并图。从 状态合并图得到最大相容类为{A，B，D}、 {A，C，D}、{A，C，E}。 ③作闭覆盖表，求最小闭覆盖。由得到的3 个最大相容类，可作出其闭覆盖表。 ;;;例2;例3;;状态编码;;;;;确定激励函数和输出函数;