FPGA設计流程与规范.docVIP

PAGE  FPGA设计流程与规范 前言 在大规模的逻辑设计过程中，按照标准的设计流程和代码规范来进行FPGA、CPLD的开发是很重要的，它能够使整个开发过程实现合理性、一致性、高效性。对于一个不规范的设计程序，若隔了比较长的时间来进行调试或修改的话，估计很多信号和模块的功能都忘了，若做了一半时需要由别的工程师来接着做的话，估计也得重头开始整个设计了。而且，一个不规范的设计也无法实现代码的可重用性。因此，FPGA设计流程和代码的规范化是很重要的，鉴于此原因笔者编写了本文档，以供FPGA设计参考用。同时，本文档还对FPGA开发过程中的一些常用技巧和需要注意的问题进行了阐述。 目 录  TOC \o 1-3 \h \z \u  HYPERLINK \l _Toc209866533 前言  PAGEREF _Toc209866533 \h 1  HYPERLINK \l _Toc209866534 1. 基于HDL的FPGA设计流程概述  PAGEREF _Toc209866534 \h 1  HYPERLINK \l _Toc209866535 1.1 设计流程图  PAGEREF _Toc209866535 \h 1  HYPERLINK \l _Toc209866536 1.2 关键步骤的实现  PAGEREF _Toc209866536 \h 2  HYPERLINK \l _Toc209866537 1.2.1 功能仿真  PAGEREF _Toc209866537 \h 2  HYPERLINK \l _Toc209866538 1.2.2 逻辑综合  PAGEREF _Toc209866538 \h 2  HYPERLINK \l _Toc209866539 1.2.3 前仿真  PAGEREF _Toc209866539 \h 3  HYPERLINK \l _Toc209866540 1.2.4 布局布线  PAGEREF _Toc209866540 \h 3  HYPERLINK \l _Toc209866541 1.2.5 后仿真（时序仿真）  PAGEREF _Toc209866541 \h 4  HYPERLINK \l _Toc209866542 3. 逻辑仿真  PAGEREF _Toc209866542 \h 4  HYPERLINK \l _Toc209866543 3.1 测试程序（test bench）  PAGEREF _Toc209866543 \h 4  HYPERLINK \l _Toc209866544 3.2 使用预编译库  PAGEREF _Toc209866544 \h 5  HYPERLINK \l _Toc209866545 4. 逻辑综合  PAGEREF _Toc209866545 \h 5  HYPERLINK \l _Toc209866546 4.1 逻辑综合的一些原则  PAGEREF _Toc209866546 \h 6  HYPERLINK \l _Toc209866547 4.1.1 关于逻辑综合  PAGEREF _Toc209866547 \h 6  HYPERLINK \l _Toc209866548 4.1.2 大规模设计的综合  PAGEREF _Toc209866548 \h 6  HYPERLINK \l _Toc209866549 4.1.3 必须重视工具产生的警告信息  PAGEREF _Toc209866549 \h 6  HYPERLINK \l _Toc209866550 4.2 调用模块的黑盒子方法  PAGEREF _Toc209866550 \h 6  HYPERLINK \l _Toc209866551 5. VHDL语言编写规范  PAGEREF _Toc209866551 \h 7  HYPERLINK \l _Toc209866552 5.1 VHDL编码风格  PAGEREF _Toc209866552 \h 7  HYPERLINK \l _Toc209866553 5.1.1 标识符命名习惯  PAGEREF _Toc209866553 \h 7  HYPERLINK \l _Toc209866554 5.1.2 数据对象和类型  PAGEREF _Toc209866554 \h 8  HYPERLINK \l _Toc209866555