数电经典2_组合逻辑电路(培训).pptVIP

§2.2 组合逻辑电路的设计;2.1 组合逻辑电路的分析;二. 组合逻辑电路的分析步骤：;逻辑图;最简与或表达式; 三、组合逻辑电路的分析举例 ;例2 试分析下图所示组合逻辑电路的逻辑功能。;X = A;逻辑图;真值表;1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；;例1 某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。;输 入;真值表; 2 ;真值表; 3 ;小结;1、编码器 (Encoder)的概念与分类;编码器的分类：普通编码器和优先编码器。;(1) 4线─2线普通二进制编码器 ;;当所有的输入都为1时， Y1Y0 = ？;优先编码器的提出：;功能表;优先编码器CD4532的示意框图、引脚图;CD4532功能表;CD4532电路图;例：用二片CD4532构成16线-4线优先编码器,其逻辑图如下图所示，试分析其工作原理。 ;。;。;译码器的分类： ;n 个输入端;2线 - 4线译码器的逻辑电路（分析）;(a) 74X139集成译码器 ;逻辑符号说明;(b) 74HC138(74LS138)集成译码器 ;74HC138集成译码器功能表;L;74HC138逻辑图;例1：已知下图所示电路的输入信号的波形试画出译码器输 出的波形。;例2：用一片74X139和四片74X138构成5线-32线译码器; 从真值表可以看出，当B4、B3=01，而B2B1B0从000变化到111时，对应的L0∽L7中有一个输出为0，其余均为1，设置片（0）为译码状态，其余3片为禁止译码状态，对应的输出L8∽L31全为1。;用74X139和74X138构成5线-32线译码器;~;用一片74HC138实现函数; （２）集成二–十进制译码器 － 74ＨＣ42;功能表;（３）七段显示译码器;　　在共阴极电路中，七个发光二极管的阴极连在一起接低电平，需要某一段发光，就将相应二极管的阳极接高电平．而共阳极显示器的驱动刚好相反．;（b）常用的集成七段显示译码器 ;LT;*;　　ＣＤ４５１１设有三个辅助控制端ＬＥ，ＢＬ，ＬＴ，以增强器件的功能：;例 由74HC4511构成24小时及分钟的译码电路如图所示， 试分析小时高位是否具有零熄灭功能。;３、数据分配器;输 入;0 1 0;1、数据选择器的定义与功能 ;以4选1数据选择器为例，说明工作原理及基本功能;（b）工作原理及逻辑功能;74ＨＣ151功能框图;2个互补输出端;输 入;①数据选择器组成逻辑函数产生器;;利用8选1数据选择器组成函数产生器的一般步骤;用两片74151组成二位八选一的数据选择器;字的扩展 ; ;本节小结;⑴1位数值比较器(设计);B;⑵ 2位数值比较器：; 真值表;两位数值比较器逻辑图;74LS85;输 入; 在两个1位二进制数相加时，不考虑低位来的进位的相加 ---半加 在两个二进制数相加时，考虑低位进位的相加 ---全加 加法器分为半加器和全加器两种。;（1） 1位半加器（Half Adder） ;（2） 全加器（Full Adder） ; 能否用74151\74138设计全加器?;习题1:试用8选1数据选择器74151实现全加器;D0 74151(1) D1 D2 D3 D4 Y D5 D6 D7 E S2S1S0 ;习题2:试用3线-8线译码器74138和适当逻辑门实现全加器