第二章数字IC设计方法学.pptVIP

;2.1 数字IC设计流程 数字IC设计是一个非常复杂的系统工程，其流程也不是固定不变的，而是随着设计复杂度、设计方法、制造工艺、EDA工具的发展而不断演化的。 右图是目前业界普遍认可的数字IC设计的基本流程;数字IC的实际设计过程中，各个阶段之间必然会有交互和反复，只有在设计的前一阶段充分考虑后续阶段会遇到的困难，后续阶段才有可能顺利完成，否则需要返回到前面的阶段重新设计。 比如，体系结构设计阶段要考虑硬件实现代价，否则到后端设计阶段发现面积和功耗上的要求无法实现，只好返回到体系结构设计阶段重新设计或修改；RTL代码编写的质量太差，或者综合时约束条件不完备，会导致后端布局布线时时序无法收敛，只有重新修改RTL代码，重新综合仿真。 显然，反复次数过多会大大影响设计的进度。 现代EDA工具发展的一个重要原则就是尽可能在设计的前端发现并克服或减少后端设计将要面临的困难，减少设计中反复的次数。 数字IC的实际设计过程中，各个阶段之间也不是完全串行进行的，在合理安排的情况下，多个阶段之间可以并行操作。 比如，RTL综合等后端处理阶段和RTL代码功能仿真阶段可以并行进行；再如，后端设计过程中的静态时序分析和后仿真可以并行进行。 多阶段之间的并行操作缩短了IC设计周期，但也给设计中数据管理提出了更高要求，因为多个操作阶段间有数据依赖关系。 设计各阶段间的反复迭代和并行操作要求数字IC设计必须有严格的数据管理机制才能保证项目正常进行。;2.1.1 系统体系结构设计 系统体系结构设计是集成电路设计的第一步，也是最重要的一步。 系统架构设计的好坏，很大程度上决定了后续所有设计阶段的质量，即决定了整个集成电路设计的成败。 系统体系结构设计要完成的主要工作包括： 定义集成电路的功能和应用环境，划分整个电子系统(包括集成电路和其所处应用环境)的软硬件功能，定义可配置寄存器； 划分集成电路各个模块的功能并画出这个系统的模块框图，定义各个模块间的接口信号，定义各个模块间的信号互连规范和信号流向； 设计集成电路的系统时钟、系统复位方案，设计跨时钟域的信号握手方式并评估其对整个集成电路性能的影响； 确定集成电路的关键性能指标，评估实现这些指标对系统体系结构的影响； 分析和比较关键的算法，评估算法的硬件可实现性和硬件代价； 确定可测性DFT功能模块(如BSD、BIST、JTAG)的需求和实现代价。;系统体系结构设计举例： 可重构密码协处理器 --青岛市重点技术创新项目 可重构密码协处理器是一款新型的用于对数据进行加密/解密处理的集成电路芯片，可以作为核心芯片应用于各种各样的信息安全产品中，比如电脑加密卡、保密电话等，其特点是能够灵活地、方便地、快速地实现许多种不同的密码算法，同现有的密码芯片相比，它具有灵活性大、适应性强、扩展性好、安全性高等优点。;1.应用环境和功能定义 应用环境：;7;8;9;需求分析：;功能定义：; 指令系统设计： 可重构密码协处理器的指令结构采用超长指令字（VLIW）结构，指令长度为202位，共有4种指令格式, 其形态如下：;2.模块划分 对应不同系统架构和算法实现,相应的模块划分方法也会不同; 对于一个复杂的数字IC,最有效的方法是建立各种架构模型,对不同模块划分方案进行分析比较； 模块的划分可以逐步细化，分为多个层次。 可重构密码协处理器的总体结构设计： 可重构密码协处理器由存储模块、控制模块和可重构密码处理单元三大部分组成。其中，存储模块用于存储密码算法程序、种子密钥和待加/解密数据，控制模块用于控制程序的存储和执行，可重构密码处理单元用于对数据进行加/解密处理。 可重构密码协处理器与外部设备的接口信号包括：clock-时钟信号，reset-复位信号，insnumr_en-指令条数寄存器写使能信号，insw_en是指令装载使能信号，mem_addr1:0是指令存储器地址，ins_exe-指令执行使能信号，dkw_en-待加/解密数据或密钥装载使能信号，trans_en-将加/解密结果传输到外部的使能信号，ready-可重构密码协处理器状态标志信号，datain-数据输入总线，dataout-数据输出总线。 可重构密码协处理器的总体结构框图如下： ;可重构密码协处理器的总体结构框图： ;可重构密码处理单元设计 可重构密码处理单元用于实现加/解密运算，它由大量的基本密码运算模块和灵活可变的内部互联网络构成。 其中，基本密码运算模块用于实现密码算法所需要的基本密码运算，内部互联网络用于实现不同密码运算模块之间的数据传送。 为了提高可重构密码处理单元的灵活性，许多密码运算模块的功能和模块之间的数据传输路径都是可配置的，即可以通过指令来灵活设置密码运算模块的功